Verilog与FPGA序章

硬件描述语言（HDL）：高级程序设计语言，以文本形式来描述数字系统硬件结构和行为的语言。可以用来描述逻辑电路图、逻辑表达式、复杂数字逻辑系统的逻辑功能。IEEE推出两种标准：VHDL和Verilog HDL。

1、Verilog HDL和C语言的区别

Verilog HDL有Verilog-95版本（1995年成为IEEE的标准）和Verilog-2001版本，后者是Verilog HDL最主流的版本，具备一些新的实用功能：敏感列表、多维数组、生成语句块、命名端口连接等。

Verilog HDL是硬件描述语言，编译下载到FPGA后，会生成电路，因此Verilog HDL全部是并行处理与运行的，处理速度很快，这也是FPGA最大的优势。

C语言是软件语言，下载到单片机后还是软件指令，会生成硬件电路，单片机在处理软件指令需要取址、译码、执行，是串行执行的。

2、Verilog HDL与VHDL的区别

两者都是数字电路系统中常用的硬件描述语言。VHDL（美国军方开发）早于Verilog HDL（公司开发）成为IEEE标准。

为什么选择Verilog HDL？

Verilog HDL在系统级抽象方面比VHDL差一些，但在门级开关电路描述方面强于VHDL；且Verilog HDL和C语言类似，比VHDL更加直观、简单。

3、关于FPGA