HDLBits刷题记录——FSM Q3a

导言

Q3a这题要求使用尽量少的状态，那就按照状态图给的A和B两种状态来设计（虽然我感觉多加几个状态，这个电路的设计能够更简洁一些）。

• 状态A相当于空闲状态，进入状态B后连续检测每3个时钟周期内1的个数。如果正好检测到2个1则输出高，否则输出低。

思路

• key1：每3个时钟周期为一循环，则定义一个计数器cyc_cout，其值为0、1、2、0、1、2……计数值为0时开始计算1的个数。
• key2：根据波形图来看，当计数器进入下一周期时（计数值cyc_cout为0）判断1的个数是否为2个，注意此时使用组合逻辑。
• key3：进入新的计数周期以后，1的统计值w_cout应复位。由于是连续检测，即使刚进入下一周期即cyc_cout为0这一时刻也要统计1的个数，所以要考虑此时w是否为1：为1则w_cout复位到1，否则复位到0。

代码

module top_module (
    input clk,
    input reset,   // Synchronous reset
    input s,
    input w,
    output z
);
    parameter A=1