正如之前几篇博客中提到的，如今，“高速 PCB”在我们的行业中几乎无处不在。而且，正如所引用的，我们总是说，无论最终产品或实现方式如何，每个 PCB 都是高速的，这得益于其中所采用的 IC 技术。几年前，我们开始说重要的是元件的边缘速率，或者更具体地说，是元件边缘和电路板之间的互连。实际上，这就是我们为我们的业务取名 Speeding Edge 的原因。它是“前沿”和“高速边缘速率”这两个术语的融合，体现在 PCB 上的元件互连上。
值得重新审视“高速”一词的含义演变以及多年来它发生了怎样的变化。本文将讨论高速 PCB 的历史、我们说 PCB 设备是高速时的真正含义以及一些不适用于高速 PCB 设计过程的经验法则。本文还将讨论有关高速设计原则信息的宝贵资源。
高速PCB的诞生与发展
实际上，高速 PCB 已经存在了很长时间，可以追溯到 IBM 和 Cray 等公司设计和制造的大型计算机。但相对于 PCB 行业的其他部分，这是一个相当孤立的领域。对于世界其他地区来说，高速在 80 年代初期成为一个令人担忧的问题，当时 TTL 速度足够快，路径变得很长。这就是我们根据信号完整性定义高速的方式；当信号路径相对于上升时间较长时，PCB 就是高速的，而当信号可以从开放端反射并引起问题时，路径就会变长。
从精确的数学角度来说，如果上升时间为纳秒，则每条 3 英寸或更长的路径都可能因反射而失败。注意：3 英寸 = 7.5 厘米，6 英寸 = 15 厘米。通过找出路径的速度，您可以将上升时间转换为长度。在 PCB 中，这大致相当于每纳秒 6 英寸。这是起点。而且，这种情况发生的频率或时钟速率对确定没有影响。
Speeding Edge 总裁兼创始人 Lee Ritchey 指出：“我曾见过设计在‘开机’复位线上失败。这种情况发生在打开电源时。人们会认为这种情况并不严重，因为这种情况并不常见。人们习惯于根据时钟频率快速做出判断，而这正是他们遇到麻烦的地方。”
例如，几年前，我们排除了一台出现故障的脉搏血氧仪的故障。设计该产品的公司认为该产品“速度慢”，因为它的时钟频率为 1MHz。但它无法工作，因为设计的内存部分有 350 皮秒的上升时间。
那么我们现在处于什么位置？我们从美光科技公司获得的有关其内存组件的最新数据表明，慢速边缘为 100 皮秒，标称边缘为 50 皮秒。快速边缘没有指定。如果我们从纳秒开始，慢速边缘是它的 1/10，这意味着对于慢速边缘，3/10 英寸长的路径可能会因反射而出现故障。在这种情况下，无论时钟频率如何，都没有不快速的产品。
如今，产品设计师仍然会陷入困境，因为他们认为，由于最终产品实现不够“快”，因此默认情况下产品速度不够快。而且，人们容易犯五个错误。这些包括：
-
不遵守信号完整性规则。这包括不控制阻抗、不使用正确的终端以及利用应用说明作为设计指南。许多设计失败的借口都是以“我遵循了应用说明，但产品不起作用”开头的。（许多应用说明不包含有效的信号完整性建议。）
-
很多科技产品的想法都来自不懂技术的人
-
规则。在过去的 30 年里，许多产品创意都源自没有接受过任何信号完整性培训的计算机科学工程师。
-
抓住一堆经验规则并将它们应用到设计过程中，却不了解事情的实际工作原理。
-
而且，正如之前几篇文章所指出的，在高速设计中，当今最大和最关键的挑战是设计一个正常运行的 PDS。
坏规则
在考虑高速设计时，一些最大的问题源于使用没有良好工程实践依据的经验法则。与高速 PCB 设计相关的三个最常见问题是：
-
20H 规则
-
3W 规则
-
缝合过孔规则
20H 规则
20H 规则是 20 世纪 90 年代早期制定的十几条规则之一。该规则声称，如果将 Vdd 从接地平面凹进 20 倍间距或“H”（代表两个平面之间的高度）的尺寸，则可以降低 EMI。两所不同的大学的学生对这条规则进行了测试，他们制作了测试板来辨别规则的有效性。一个测试板是将 Vdd 和接地平面齐平的，而另一个测试板是使用 20H 规则构建的。用 RF 发生器激发平面对，并用近场探针检查以确定是否有任何 EMI 从边缘逸出。首先了解到的是，逸出的辐射量非常小，永远不会引起 EMI 问题。此外，当应用 20H 规则时，与 Vdd 和接地平面齐平时相比，逸出的少量辐射更严重。有关这些测试的论文是本文末尾的参考文献 2 和 3。
3W 规则
该规则基于另一个任意决定，规定为了控制在同一层上布线的平行走线之间的串扰，应保持 3-W 的走线中心之间的最小间距。需要记住的是，串扰不是走线宽度的函数。相反，它是信号线或平行走线之间的不必要的相互作用（也称为耦合），它由两个因素决定：
-
两条边相距多远？
-
这些走线距最近的平面有多高？
确定这两个因素的唯一方法是使用模拟器。这是一个非常简单的分析，大约需要两分钟才能完成。但是，需要注意的是，在你知道受害线路在耦合噪声方面能承受多少之前，你无法开始分析过程。
缝合过孔
正如我在关于保护线迹的博客（保护线迹：成功还是神话？）中所述，据称缝合通孔可以控制串扰，并成为电磁场的屏障。缝合通孔的实现方法是在两条其他线迹之间放置一条保护线迹，然后定期在该线迹和下面的接地平面之间放置一个通孔。事实是，如果产品必须使用缝合通孔才能工作，那么当今的任何互联网产品（服务器、网桥和路由器）都无法制造。从机械角度来看，根本没有足够的空间来分隔这些产品中的数千条线迹。
而且，正如 Lee Ritchey 所说，“我发现每一条有效的规则都有一个简单的证明。如果引用该规则的人不能给出证明，你就不应该使用它。”
信息正确
我们在这个行业面临的挑战之一是各种公共领域（行业出版物、互联网、“所谓”专家的书籍）中流传着大量错误信息。真正的挑战在于，在这些信息资源中，有时会出现大量正确信息，但与不正确信息搭配在一起的情况。困难在于辨别哪些信息可以信任，哪些信息不能信任。
有两个非常好的信息论坛，其中包含有效的设计规则：IEEE 论坛数据库和 SI-LIST 反射器。SI-List 于 1994 年推出，由 30 名成员组成，组成了宪章电子邮件列表。通过它，工程师可以发布问题、回答问题、参与辩论或聆听“闲聊”。
要订阅 SI-List，请访问 http://www.freelists.org/webpage/silist。要查看帖子存档，请访问：https://www.freelists.org/archive/si-list/
IEEE提供出版物、会议、技术标准以及专业和教育活动，以促进工程学科的发展。工程专业人士或学生均可加入 IEEE。
凭借其所采用的技术，如今设计的每一块 PCB 都是高速的。了解什么是高速以及哪些信息构成了有效的高速设计方法将确保您所创建的产品能够一次成功运行。
参考
-
Ritchey, Lee W. 和 Zasio, John J.，《第一次就做对，高速 PCB 与系统设计实用手册，第 1 卷和第 2 卷》。
-
“20-H 规则和屏蔽通孔对印刷电路板电磁辐射的影响”，IEEE 学生会员陈华波和 IEEE 电气和电子工程系高级会员方家元
-
电气工程，加利福尼亚大学圣克鲁斯分校，圣克鲁斯，CA 95064。“印刷电路板 (PCB) 中的边缘效应辐射”，Zorica Pantic-Tanner 博士和 Franz Gisin，在 IEEE EMC 协会圣克拉拉谷分会月度分会会议上的演讲，2000 年 5 月。
扫一扫
2671
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
