Xilinx 7 系列FPGA中的 Serdes小结

最新推荐文章于 2025-09-12 14:41:28 发布

原创最新推荐文章于 2025-09-12 14:41:28 发布 · 3.9k 阅读

9 ·

CC 4.0 BY-SA版权

文章标签：

#serdes #xilinx #FPGA #ZYNQ

本文对比了FPGA系列中不同型号的特性，包括Artix-7、Kintex-7、ZYNQ7000、ZynqUltraScale+MPSoCs、Virtex-7等，详细列出了各型号支持的高速串行收发器类型，如GTR、GTP、GTX、GTH、GTY、GTZ等，以及它们所能达到的最大传输速率。

FPGA series	LS-GTR	GTP	GTX	GTH	GTY	GTZ
Artix-7	x	6.6Gb/s	x	x	x	x
Kintex-7	x	x	12.5Gb/s	x	x	x
ZYNQ 7000	x	6.25Gb/s	12.5Gb/s	x	x	x
Zynq UltraScale+ MPSoCs	6Gb/s	x	x	16.3Gb/s	32.75Gb/s	x
Virtex-7	x	x	12.5Gb/s	13.1Gb/s	x	28.05Gb/s

参考文献：
１．　7-series-product-selection-guide.pdf
２．　zynq-7000-product-selection-guide.pdf
３．　zynq-ultrascale-plus-product-selection-guide.pdf

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

博士熊 - 北邮

关注关注

2
点赞
踩
9

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
打赏
打赏
打赏举报

举报

Serdes系列总结——Xilinx serdes IP使用（三）——12G serdes

gzy0506的博客

10-16

7920

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 Serdes系列总结——Xilinx serdes IP使用（三）——12G serdesIP核的详细设置IPexample的使用附件器件：Xilinx zynq zu6cg 版本:vivado2019.2 实现：12.16512G的serdes，一个输入为64bit，输出为64bit的6664B编码的4对serdes例程，参考时钟为122.88MHz 目的：记录从仿真到上板调试的过程，方便回忆 IP核的详细设置第一个选项卡 basic

国产FPGA芯片，机遇与挑战并存

2401_85528801的博客

07-04

968

亚太区占比达到42%，是FPGA主要市场，中国FPGA市场规模约100亿人民币，未来随着中国5G部署及AI技术发展，国内FPGA规模有望进一步扩大。FPGA与ASIC主要区别在ASIC方案有固定成本而FPGA方案几乎没有，在使用量小的时候，FPGA 方案由于无需支付一次性百万美元的流片成本，同时也不用承担流片失败风险，FPGA方案的成本低于ASIC，随着使用量的增加， FPGA方案在成本上的优势逐渐缩小，超过某一使用量后，ASIC方案由于大量流片产生了规模经济，在成本上更有优势。

参与评论您还未登录，请先登录后发表或查看评论

XILINX FPGA中的SERDES

FPGAer_QQ742875810的博客

09-27

464

serdes是xilinx fpga中的高速串行器和解串器。

(二)数字IC/FPGA设计之Serdes技术 1

shu_ben的博客

05-14

2001

SerDes是英文serializer(

Serdes专题(1)Serdes综述

最新发布

FPAGer

09-12

796

本文是Serdes专题篇综述，介绍我理解的Serdes的概念，Serdes专题内容梳理，以及参考资料的梳理。

ZYNQ7000系列选型的依据及优势（中文版）

02-08

ZYNQ7000系列选型的依据及优势（中文版）

（Xilinx）FPGA中LVDS差分高速传输的实现.doc

12-29

VerilogHDL扫盲文VerilogHDL扫盲文VerilogHDL扫盲文VerilogHDL扫盲文

XILINX XC6SLX16 Spartan6 FPGA开发板 Verilog设计50个逻辑DEMO源码.zip

03-14

XILINX XC6SLX16 Spartan6 FPGA开发板 Verilog设计50个逻辑DEMO源码，包括： 10_ip_ram 11_ip_fifo 12_uart_loopback_top 12_uart_top_rs232 13_rs485_uart_top 14_lcd_rgb_colorbar 15_lcd_rgb_char 16_top_hdmi_colorbar 17_hdmi_block_move_top 18_top_remote_rcv 19_top_cymometer 1_flow_led 20_e2prom_top 21_rtc_lcd 22_hs_ad_da 23_hs_dual_da 24_hs_dual_ad 25_audio_loopbck 26_top_ddr3_rw 27_audio_record 28_top_audio_sd 29_ov7725_lcd 2_key_led 30_ov7725_hdmi 31_ov5640_lcd 32_ov5640_hdmi 33_mt9v034_lcd 34_mt9v034_hdmi 35_top_sd_rw 36_sd_bmp_lcd 37_sd_bmp_hdmi 38_mdio_rw_test 39_eth_arp_test 3_key_beep 40_eth_udp_loop 41_eth_ddr3_lcd 42_eth_vedio_transmit 43_ov5640_hdmi_scale 44_ov7725_hdmi_rotate 45_ov5640_hdmi_yuv 46_ov5640_hdmi_median_filter 47_ov5640_hdmi_img_binarization 48_ov5640_hdmi_sobel 49_dual_ov5640_hdmi 4_touch_led 50_digital_recognition 5_breath_led 6_seg_led_static_top 7_seg_led_top 8_top_traffic 9_ip_pll XILINX XC6SLX16 Spartan6 超越者FPGA开发板原理图_V1.5.pdf

Xilinx FPGA高速接口设计：实现与应用的全面解析

![Xilinx FPGA高速接口设计：实现与应用的全面解析]...通过案例研究，展示了FPGA高速接口在不同应用领域中的实际运用和项目实施经验。最后，论

FPGA最全科普总结

吴建明wujianming_110117

03-27

4041

FPGA最全科普总结 FPGA 是可以先购买再设计的“万能”芯片。FPGA （Field Programmable Gate Array）现场可编程门阵列，是在硅片上预先设计实现的具有可编程特性的集成电路，它能够按照设计人员的需求配置为指定的电路结构，让客户不必依赖由芯片制造商设计和制造的 ASIC 芯片。广泛应用在原型验证、通信、汽车电子、工业控制、航空航天、数据中心等领域。 Altera L...

【现代FPGA开发必修课】：Xilinx原语的重要性UG974视角

本文全面介绍了FPGA技术和Xilinx平台，深入探讨了Xilinx原语的基础知识、理论基础及实践应用，并分析了原语在高级应用中的集成、定制和趋势。通过对Xilinx原语的详细介绍，包括定义、分类、语法、参数、时序控制及...

zynq-ultrascale-plus-product-selection-guide.pdf

05-20

zynq-ultrascale-plus-product-selection-guide.pdf

High_Speed_Serdes_Devices_and_Applications

01-23

高速serdes设备应用，

7-series-product-selection-guide.pdf

09-19

Xilinx FPGA7产品选型，包含A7和K7；

zynq-7000-product-selection-guide-综合文档

05-22

zynq-7000-product-selection-guide

XAPP585 serdes_1_to_7_mmcm_idelay_sdr 代码解读（上）

qq_54123508的博客

06-19

460

XAPP585 serdes_1_to_7_mmcm_idelay_sdr 代码解读（上）

XAPP585 - Serdes 1_to_7_sdr 解读

CAOXUN_FPGA的博客

07-04

6914

高速串行通信经常需要用到 XILINX FPGA 内部专用的 SERDESE 模块来实现串并转换。 LVDS 配合 SERDESE可以充分发挥 FPGA 的高速接口优势。 SERDESE 分输入和输出，输入采用 ISERDESE，输出采用 OSERDESE，OSERDESE 的使用要比 ISERDESE 简单。...

ZYNQ-7000概述