DDR phy - calibration

已于 2023-09-18 22:01:22 修改
阅读量1.2k 收藏 13
点赞数
分类专栏： DDR 文章标签： 开发语言
于 2023-08-30 00:03:04 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/juvenilexhq/article/details/132572390
版权

1.ZQ calibration

为了提高信号完整性，并增强输出信号的强度，DDR内存中引入了终端电阻和输出驱动器，而为了在温度和电压发生变化的场景下仍然能够保持信号完整性，就需要对这些终端电阻和输出驱动器进行校准；未经校准的终端电阻会直接影响到信号质量，而调整不当的输出驱动器则会使得有效信号跃迁偏离参考电平，从而导致数据和选通信号之间出现偏差。

DDR3中的ZQ校准用于输出驱动器和ODT，每个DRAM的ZQ pin都被连接到外部的±1%精度的240ohm电阻，该电阻是可以在所有的Device之间共享的。

在DDR设置ODT的时候，就是通过使能相同的240ohm电阻的不同组合来实现不同的端接值。

LPDDR4的训练(training)和校准(calibration)--ZQ校准(Calibration)_zq calibration_wonder_coole的博客-CSDN博客

需要注意的是，每一个rank都需要一个独有的下拉电阻（240欧姆），但是不同rank可以共用同一个下拉电阻。

分为两种calibration：

ZQ calibration long：上电初始化的时候操作(512clk/640ns);

ZQ calibration short: 正常访问的时候，控制器会周期性的发送ZQ calibration short（64clk/80ns）

一般来说，在温度变化不超过0.25℃，电压变化不超过10mv的情况下，可以每隔128ms进行一次short calibration，也存在一些要求严格的芯片，他会不管电压和温度的变化，每隔64ms进行一次操作。

需要注意的是，在进行zq calibration的时候，需要先把CKE拉高，ODT拉低（也就是在校准ODT的时候需要先把ODT功能关闭） 

2.read calibration/write leveling

这两个训练实际都是data数据密切相关的calibration。

read calibration是相当于厂商在内部会内置一个寄存器，这个寄存器的值已知，当把这个功能打开的时候，读取数据的通路就是读取相应预置的寄存器，通过这种方式来在校准的时候保证读通路是没有问题的。

 

 RFU厂商自己定义？如何定义？？

具体操作步骤：

precharge all -> 让整个memory处于idle状态

如果读回来的数据有问题，一般会调节DDR phy内部的DQS gate，增加DQS gate的延迟？？？？

3.delay calibration

4.impedance calibration（阻抗校准）

和ODT是正好对应的

留个坑 周日补

+徐火火+
关注
专栏目录
（七）DDR协议之Write Leveling 和 Read Calibration 命令
Mr.翟的博客
05-06 5060
文章目录一、Write Leveling命令二、Read Calibration命令   Write Leveling 和 Read Calibration 命令都是与DDR training相关的命令。   DDR training：指随着时钟频率的提高，数据眼的宽度变得更窄，以采集数据（通道信号完整性和抖动有助于数据眼的减少）。引入DDR训练以消除静态倾斜/噪声，从而使数据眼睛保持更宽，以更好地进行数据采 一、Write Leveling命令   为了获取更好的信号质量，DDR3的Mem颗粒采取了一种f
DDR4 - Initialization, Training and Calibration
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
10-05 1228
在 DRAM 投入使用之前，有 4 个步骤的工作需要完成上电与初始化 ，Power-up and InitializationZQ 校准，ZQ CalibrationVerf DQ 校准，Verf DQ Calibration读写训练，即存储介质训练/初始校准，Read/Write Training在这些步骤完成后，系统正式进入 IDLE 状态，并为后续的读写操作做好准备。根据设备的运行环境，你可能需要使能定期校准。
DDR的ZQ校准信号-翻译
LUOHUATINGYUSHENG的博客
05-13 7313
DDR3 ZQ Calibration Introduction-翻译 DDR3 ZQ校准 为了实现更强大的系统操作，DDR3 SDRAM驱动器设计通过降低电容得到了增强，动态片上端接（ODT）和新的校准方案。 电容减少来自于使用新的合并驱动器。使用新驱动程序，组成输出驱动程序的电路共享用于ODT。DDR2上使用单独的结构作为输出驱动器和终端阻抗。 合并驱动器（Merged Driver） 注：...
DDR中的一些知识点说明（ODT,ZQ校准，OCT,TDQS）
weixin_30399055的博客
03-01 7056
ODT （ On-DieTermination ，片内终结）ODT 也是 DDR2 相对于 DDR1 的关键技术突破，所谓的终结（端接），就是让信号被电路的终端吸 收掉，而不会在电路上形成反射， 造成对后面信号的影响。 顾名思义， ODT 就是将端接电阻移植 到了芯片内部，主板上不再有端接电路。在进入DDR 时代， DDR 内存对工作环境提出更高的要求，如 果先前发出的信号不能被电路终端完全...
DDR ZQ校准
最新发布
geffery_yu的博客
09-18 235
ZQ校准时，将上拉电阻电路和外部精确ZQ电阻（240ohm）连接成戴维南分压，调整VOH<0:4>并联大电阻的数量，让XRES分压电平等于VDDQ/2，存下VOH值作为校准结果。1. DQ数据线上每个240ohm上拉电阻电路=略大于240ohm电阻器并联上多个可开关大电阻。3. ZQ校准周期跟温度，工作电压变化关系很大。温度、电压变化越快，需要ZQ校准越频繁。2. 校准结束后，校准值VOH<0:4>传到所有DQ引脚。
[DDR]2 - Initialization, Training and Calibration
wangyijieonline的博客
10-14 1921
最近看到一篇比较好的ddr的文章，转在这里。 DDR4 SDRAM - Initialization, Training and Calibration Introduction When a device with a DRAM sub-system is powered up, a number of things happen before the DRAM gets to an operational state. The following state-machine from the JEDEC
Firmware - 硬件驱动 - DDR 寄存器配置和测试 （DDR calibration, DDR stress test）
迟来大师的博客
07-10 1040
DDR calibration： register setting DDR stress test： 确保DDR的稳定可靠。
DDR PHY
juvenilexhq的博客
08-26 3996
（5）可以完成PHY的初始化，training（比如，automatic DQS gate training,delay line calibrations,VT compensation,write leaving, write read data bit deskew, DQ/DQS eye training），控制的逻辑。（2）数据位宽是以8bit逐渐递增的（这样做的目的是因为可能支持16/32/64bit的总线位宽）（1）不支持SDRAM的DLL off mode。1.ddr phy架构。
I.MX6ULL_Linux_基础篇(11) DDR介绍与校准
weixin_41252596的博客
12-28 3193
DDR介绍与校准
DDR Calibration
12-28
DDR Calibration
DDRPHY技术解析：LPDDR4与LPDDR5的电源与信号完整性
内容涉及DDRPHY的复杂性、电源完整性、信号完整性和训练设计的重要性。" 在移动设备和高性能计算中，LPDDR4和LPDDR5内存标准被广泛采用，以提供高效能与低功耗的数据传输。这两种内存类型都依赖于精密的DDRPHY（DDR...
搞DDR必懂的关键技术笔记：Initialization, Training ， Calibration
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-04 580
当一个带有DRAM子系统的设备上电时，DRAM达到可操作状态之前会发生一系列事件。以下是根据JEDEC规范中的状态机所显示的DRAM从上电到可操作状态所经历的各种状态。本质上，初始化过程包括四个不同的阶段： 本文的内容就按照这个流程来展开一一聊聊，有些地方，为了讲清楚，有点啰嗦，请海涵。为了更好地理解以下部分，我们假设您有一个如下所示的系统——带有1个DIMM模块的ASIC/FPGA/处理器。上电和初始化是一个固定且定义明确的步骤序列。通常，当系统加电且ASIC/FPGA/处理器中的控制器从复位状态中解除时
DDR3 ui接口读写回环测试
扣脑壳的FPGAer的博客
12-21 1811
由于工作需要，需要使用DDR4，资源有限，选择在开发板上进行DDR3的入门学习，套路大同小异，现将调试过程进行相关记录。 开发板上只有一颗DDR3颗粒，型号为MT41K128M16，大小256MB，数据位宽16bit，这里可以计算一下按照16bit位宽读写DDR，地址最大值：256*1024*1024*8/16 = 'd134217728 = 'h800_0000。...
i.MX6开发板的DDR参数设置-迅为
qq_36650145的博客
12-05 2151
DDR Stress Test Tool 提供了两种用途。首先，它可以用来对校准DDR3，以便于MMDC PHY delay settings和PCB配对，来达到最佳的DRAM新能。整个过程是全自动的，因此客户可以在较短的时间内让他们的DDR3工作起来。 另外，该工具可以运行内存压力测试，用来验证DDR3的功能和可靠性。压力测试可以用来验证硬件连接、MMDC寄存器参数和DDR3模式寄存器设置。
DDR中的ZQ校准
weixin_42186805的博客
06-09 3089
转载自https://www.xuebuyuan.com/3233906.html What's the ZQ Calibration command? it used to calibrate DRAM Ron & ODT values. In normal operation, the DDR3 SDRAM needs longer time to calibrate output ...
从原理上解释什么是DDR的ZQ校准？
热门推荐
leixj的博客
09-08 1万+
前言 首先我们我们看下下图的电路，在DDR的电路中通常有ZQ部分的电路，外接1%高精度的240ohm电阻，那么这个240ohm电阻究竟是做什么用的呢？很多做了硬件或者驱动开发很多年的工程师仍然是一知半解，今天我们就来仔细的探讨一下这个问题！ 首先我们以DDR3作为例子，如下图所示，在DDR2中，所有的DQ以及其它的信号PIN采用了分离式驱动器电路设计方案（die内端接），而在DDR3中，为了提高系统工作的鲁棒性，对这一设计方案做了优化，所有的输出驱动器采用同一个设计电路。 ...
DDR3 ZQ
caibaihui的专栏
10-14 3428
What is ZQ calibration - In DDR3, there are 2 different calibration commands to account for variations in the system environment for temperature, voltage, component drift.  The ZQ calibration comman
DDR中的Training？
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
05-07 5573
最近不是在看启动吗？里面总是有个DDR Training，就很纳闷这是个啥。但是一百度实在是没找到。不小心今天找到了一篇前辈的文章，这我不得马上去整来学习一下。有人说BIOS程序就是按照硬件手册和根据用户选择填寄存器，几张表就能解决的事为什么要这许多程序呢？虽然数千个选择形成的组合爆炸让穷举表成为不可能，但它也道出了BIOS大部分程序的实质：填写寄存器。有一个声音发出了不同意见，在BIOS程序里面，长期居住了一个另类，他的名字叫做MRC：内存参考代码。他的任务就是初始化内存。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值