1.四个基本值的关系
| IOL | >= n*| IIL |
|IOH | >= n* | IIH |
VOH >= VIH
VOL <= VIL
2.门电路接负载的接入电路
门—非门–LED—负载电阻----地
R = (VOH - VF)/ID
门—非门–LED—负载电阻----VCC
R = (VCC - VOL - VF) / ID
四:组合逻辑电路
1.组合逻辑电路:
当前输出与之前的状态无关,只取决于当前输入(无记忆)
2.逻辑功能分析的步骤
1.写逻辑表达式
2.化简
3.写真值表
4.分析功能
在真实实践中,我们不必拘泥于步骤,一变写逻辑式和化简的过程就应该思考其逻辑功能
eg.半加器:
对于输入二进制A和B,输出S为A+B的值,输出C为A+B的进位值
S=A异或B
C=AB
eg.全加器
对于输入二进制ABC,输出S为A+B+C的值,输出Ci为A+B+C的进位值
S = A异或B异或C
Ci=AB + C(A+B) = AB+AC+BC
3.抽象过程
1.设计步骤
1.分析因果
2.逻辑赋值
3.画真值表
4.写逻辑式
5.选择元器件
6.画出电路图
例子后手写补
编码器
1.编码:用二值代码表示不同事物
2.编码器:把输入的每个高低电平信号变成对应的二进制代码
3.分类:普通编码器和优先编码器
差别:普通编码器,每次只能有一个口输入有效电平
优先编码器,按照优先级从高到低,允许多个口输入有效电平,但只有这里面优先级最高的的那个有效输入才有效,其他舍去
普通编码器:8-3线编码器
八个输入口,表面有28种输入模式,但因为每次只有一个有效输入(假设高电平)所以实际上只有8种输入方式,列出真值表
得到逻辑表达式:
Y2 = I4(I1’.I7’) + I5(I1’…I7’) +I6()+I7()(由于优先级要求不能有多个输入)
所以这里相当于有了约束项和无关项
所以:Y2 = I4+I5+I6+I7
同理:Y1 = I2+I3+I6+I7
Y0 = I1+I3+I5+I7
优先编码器:8-3线 74HC148
优先级:I7最高,依次递减
我们从普通推导优先级的表达式
普通:Y2 = I4+I5+I6+I7
分析:
I7优先级最高,所以不变
I6优先级低于I7,所以变为 I6I7':即只有在7不是1的时候6才有效
I5优先级低于67,所以变为I5I6'I7':即只有在7和6不是1的时候5才有效
I4依次类推
但根据化简,Y2还是等于I4+I5+I6+I7
但这这是恰巧因为这是顶到最大优先级的连号,其他只能消去在同一个式子里出现的其他元素
优先编码器:16-4线 74HC148
在设计8-3优先编码器的时候,如图所示:
下边上有四个输出口,除了三个输出位外,最左边的那个称为YEX’
左边边上有输入S’
右边边上有输出YS’
S’ = 0 表示该编码器可以工作,S’ = 1则表示不能工作
YEX’ = 0表示编码器在工作状态,但是没有输入信号
YS’ = 0表示电路工作有输出
这三个参数可以完全反映当前编码器的状态
而我们发现YEX’ 和YS’的功能似乎重复,但实际上,YEX’存在的目的是方便多个编码器一起使用
例如,这里我们分析16-4线的编码器,从输入位数我们可以看到,我们只需要两个8-3线的编码器就可以通过并联实现16位输出
那么我们来看,左边芯片编号1为高8位,右边编号2为低8位
所以我们发现:
YEX1 = 1表示电路正常工作并且有输入,那么我们显然根据优先级只需要考虑1芯片的三位输出就可以
YEX1 = 0表示电路正常,但没有输入,显然此刻芯片2在编码,那么我们考虑2的输出即可
同时我们发现只要把1的YS’输出和芯片2的S’输入连在一起
当芯片1有输入时,输出1给到芯片2,芯片2关闭
芯片1无输入是,输出0给到芯片2,芯片2打开
那么这里我们就了解了该怎么连接两个芯片构成新的16-4线编码器
a.1的YS’输出和芯片2的S’输入连在一起
b.对应位输出取或
即Y1 = Y11 + Y12 = (Y11’ Y12’)’
…以此类推
这里我们说明一下,在编码器的所有输出输入端口,有一点就是,所有的输入都是低电平有效,而输入在表示的时候都是 X’的形势,意味着我们在编码器内部分析计算的时候还是以高电平为有效,但实际是输入低电平有效
而所有的输出在编码器内部都是X的形式,但口上有非门,表示输出的都是 X’
所以上面我们选择用与非来表示,这样在电路上,只需要画一个与非门就好了