杂记 还回

已于 2024-02-05 18:29:30 修改
阅读量450 收藏 11
点赞数 10
分类专栏： FPGA 文章标签： 硬件工程
于 2024-02-01 16:19:35 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/kangshifuxiaotongxie/article/details/107837425
版权
本文介绍了Loopback测试在GTX技术中的概念，区分了far-end（对端）和near-end（自身）的环回，着重讲解了PMA层的模拟部分（Serdesanalog）和PCS的数字部分在Loopback测试中的作用。
摘要由CSDN通过智能技术生成
loopback
Version:1.0 StartHTML:0000000105 EndHTML:0000005051 StartFragment:0000000127 EndFragment:0000005033
这个都是loopback测试的概念。  far-end和near-end是相对于GTX来说的，本GTX叫near，对端的叫far-end;

PMA层对GTX来说，是Serdes analog部分，而PCS是digital部分。因为gtx是数模混合电路，所以在做loopback测试功能的时候，分别支持PCS数字层的环回（loopback）测试和PMA的模拟层的环回。

  far-end：将对方设备来的数据环回给对方。
  near-end：将自己设备来的数据环回给自己。
廿廿不忘2015
关注
专栏目录
Xilinx FPGA资源解析与使用系列——Transceiver（二）环回模式
gzy0506的博客
12-27 8597
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 Xilinx FPGA资源解析与使用系列——Transceiver（二）环回模式环回模式 环回模式 Transceiver的环回功能对于调试和定位问题非常重要。 环回有四种模式 1、Near-End PCS Loopback 近端PCS 2、Near-End PMA Loopback 近端PMA 3、Far-End PMA Loopback 远端PMA 4、Far-End PCS Loopback 远端PCS 首先解
SERDES ibert测试
hhpingyear的博客
07-21 6952
Serdes问题 Ibert回环测试问题 IBERT回环测试near-end-pcs误码率比near-end-pma误码率更高的问题。 AR# 53107 7 Series GTX/GTH Transceivers - Recommended usage in Near End PCS loopback mode Description This answer record provides ...
FPGA---7系列之IBERT_GTX内外环测试
u013184273的博客
07-27 1万+
一、概述 IBERT（集成误码率测试仪）是xilinx为7系列FPGA GTX收发器设计的，用于评估和监控GTX收发器。IBERT包括在FPGA逻辑中实现的模式生成器和检查器，以及对端口的访问和GTX收发器的动态重新配置端口属性，还包括通信逻辑，以允许设计在运行时通过JTAG进行访问。 IBERT工具用于对Xilinx FPGA芯片的高速串行收发器进行板级硬件测试。通过IBERT可以获取误码率，观察眼图，调节串行收发器的参数，从而有助于判断可能存在的问题，便于验证硬件的稳定性和信号完整性。 二、测试原
Xilinx Transceiver与ibert
扣脑壳的FPGAer的博客
12-12 2630
Xilinx Transceiver资源结构、硬件配置（lane/时钟）、ibert光口回环与自环等
GT Transceivers Wizard IP参数设置说明
weixin_44877786的博客
02-14 7364
1、IP核参数设置说明 1.1 GTX IP第二页设置 图 1 GTX IP Page 2 of 7 如图1： 1）协议设置 ①在协议选择下拉菜单中选择相应数据协议，其中“Start from scratch”是无协议，相当于自定义数据帧格式。 ②根据项目要求，设置数据速率“Line Rate”为10G；根据板上资源，选择参考时钟频率“Reference Clock”为200MHz。 ③当不需要使用TX端时，可勾选“TX off”将其关闭...
SerDes 基础详解
weixin_45365488的博客
12-29 7011
SerDes怎么可以没有传输时钟信号？什么是加重和均衡？抖动和误码是什么关系？各种抖动之间有什么关系？本篇从一个SerDes用户的角度来理解SerDes技术。
SERDES
zhdi1986的专栏
08-19 1万+
SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行
杂记
02-19
【标题】：“杂记”涉及了多个IT领域的知识点，包括数据库、Unix服务、Unix工具、Linux系统管理和配置、密码学以及开发运维。 【数据库】：PostgreSQL和MySQL是两种广泛使用的开源关系型数据库管理系统（RDBMS）。...
oracle杂记.doc
05-25
oracle杂记.doc 这是我个人的总结。 主要是oracle的编程以及体系结构的理解。
oracle 9i杂记
04-08
《Oracle 9i杂记——探索PLSQL的世界》 Oracle 9i，作为Oracle数据库的一个重要版本，引入了许多新特性和改进，其中PL/SQL（Procedural Language/Structured Query Language）是其核心组成部分，是一种结合了SQL和...
git使用杂记
02-25
作为一个开发者，如果现在还不知道git或者还不会使用git，那么你应该好好的反省。自己去好好看一遍的入门介绍吧。今天只是对自己在日常中使用git的一些常用命令的介绍与自己认为不错且能提高我们办公效率的命令。...
FPGA - GTX收发器-K码 以及 IBERT IP核使用
最新发布
博客
05-15 2502
IBERT（集成误码率测试仪）是xilinx为7系列FPGAGTX收发器设计的，用于评估和监控GTX收发器。IBERT包括在FPGA逻辑中实现的模式生成器和检查器，以及对端口的访问和GTX收发器的动态重新配置端口属性，还包括通信逻辑，以允许设计在运行时通过JTAG进行访问。IBERT工具用于对XilinxFPGA芯片的高速串行收发器进行板级硬件测试。通过IBERT可以获取误码率，观察眼图，调节串行收发器的参数，从而有助于判断可能存在的问题，便于验证硬件的稳定性和信号完整性。创建完成后打开官方例程。
SerDes简介
HackEle的博客
11-16 1823
点击蓝字关注我们关注、星标公众号，精彩内容每日送达 来源：网络素材一、SerDes简要介绍1、概述SerDes是SERializer（串行器）/DESerializer（解串器）的简称，是一种主流的时分多路复用（TDM)、点对点（P2P）的串行通信技术。发送端将多路低速并行信号转换成高速串行信号，经过传输媒体（光缆或铜线），在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利...
理解SerDes 之一
04-29 1万+
理解SerDes FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等，都是在借助SerDes来提高性能。SerDes是非常复杂的数模混合设计，用户手册的内容只是描述了森林里面的一棵小树,并不能够解释SerDes是怎么工作
xilinx 高速收发器Serdes深入研究
热门推荐
kuangxin的博客
08-29 2万+
xilinx 高速收发器Serdes深入研究原理 8b10b 环回设置
Serdes基础
沙漠的甲壳虫的博客
05-20 5566
SerDes是什么? SerDes是Serializer/Deserializer的缩写，即串行器和解串器，顾名思义是一种将并行数据转换成串行数据发送，将接收的串行数据转换成并行数据的”器件“。对于FPGA工程师来说“串并转换”再熟悉过不过了，只不过SerDes是一种需要数模硬件实现的，用于高速传输的“高级”串并转换器件。至于接口从最初从串口到并口，再回归到串口的历史发展，可以阅读相关的文献，借此可以了解一下系统同步、源同步的技术瓶颈。在未来高带宽、低成本的应用领域会越来越广泛。 高速接...
千兆以太网的物理层
tangtang_yue的博客
03-03 1万+
千兆以太网的物理层分为物理编码子层PCS（Physical Coding Sublayer）、物理介质连接子层PMA（Physical Medium Attachment）和物理介质相关子层PMD（Physical Medium Dependent）三层 其中PCS子层负责8b10b编码，它可以把从GMII口接收到的8位并行的数据转换成10位并行的数据输出。因为10比特的数据能有
关于利用IBERT核对GTX收发器板级测试的原理与过程详解
月隐博客
03-02 4659
IBERT（集成误码率测试仪）是xilinx为7系列FPGA GTX收发器设计的，用于评估和监控GTX收发器。IBERT包括在FPGA逻辑中实现的模式生成器和检查器，以及对端口的访问和GTX收发器的动态重新配置端口属性，还包括通信逻辑，以允许设计在运行时通过JTAG进行访问。 IBERT工具用于对Xilinx FPGA芯片的高速串行收发器进行板级硬件测试。通过IBERT可以获取误码率，观察眼图，调节串行收发器的参数，从而有助于判断可能存在的问题，便于验证硬件的稳定性和信号完整性。
FPGA中IBERT 核的应用(二)
坚持
10-29 8851
IBERT使用手册 使用环境：ise 14.4 +VirtexFLG 2000T -1925 -2c 1 IBERT简介 　　IBERT是Xilinx提供用于调试FPGA芯片内高速串行接口比特误码率性能的工具，具备实时调整高速串行接口的多种参数、与系统其他模块通信及测量多通道误比特率等功能，支持所有的高速串行标准，包括：PCI Express、RapidIO、千兆以太网、XAUI等。使用IB
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值