Vivado编译报错黑盒子问题 “Black Box Instances: Cell '****' of type '**' has undefined contents and is considered a back box. The contents of this cell must be defined for opt_design to complete successfully.”
激光雷达定位算法在FPGA中的实现——section2 全局坐标和角度计算 在section1中已经就激光雷达的全局坐标公式进行了推导，得到其中，这里需要计算出矩阵X里面的x，y，cosα，sinα。关于这个计算公式的求解，方阵的逆矩阵计算成为关键步骤。
解锁新技能---手码一台性价比生产力主机 CPU、显卡、主板、内存、散热、风扇、电源、机箱、显示器全套京东配齐，中间出了点小插曲，想要的内存一时半会到不了货，忍痛换了一套。人生处处是体验，最近也是体验了一把自主配机、装机、开机，过程就别提了，配机操心、装机费腰，但是开机一把过简直不要太爽。13/14代缩缸，不敢冲，选了个12代大核多点的；内存上一套32G，19版的Vivado够用了。好了，网盘down个Vivado19.2，再搞个Modelsim10.6d se，齐活；好在所有配机及时到期，组装过程有些艰辛，花了大半天的休息时间终于搞齐。
Xilinx管脚验证流程及常见问题 I/O Planning Project中可以不需要RTL的top层.v代码，仅图形化界面即可配置管脚约束XDC文件的生成： Create I/O Ports： 导出XDC文件和自动生成的top_interface.v文件： 新建测试工程，使用I/O Planning Project导出的xdc和top_interface.v，快速完成测试工程的搭建： I/O planning工程生成的xdc，导入到测试工程中 I/O planning工
高速数据采集与传输（一）：ADC08D500调研 （1）常用的PCIe上下行通信（user/dma/irq）；（2）DDR AXI4驱动、DDR数据打包缓存、DDR数据上行传输；（3）LVDS channel内部/channel之间数据对齐，其中channel内部对齐采用RTL方式，channel之间数据对齐采用软核方式；（4）PC与MicroBlaze软核交互控制流程；（5）MicroBlaze软核用于： a、axi-spi驱动封装与控制；axi-spi主要用于在线升级，完成Flash
激光雷达定位算法在FPGA中的实现——section1 原理推导 关于算法在FPGA中的实现，本次利用业余的时间推出一个系列章节，专门记录从算法的推导、Matlab的实现、Matlab定点化仿真、FPGA的移植开发与仿真，做一次完整的FPGA算法开发，在此做一下相关的记录和总结，做到温故知新。这里以Detector在Global Coordinate System（原点为O）中运动为背景，Detector本身有运动的正方向，因此可以以Detector Od为原点组成Local Coordianate System；
Linux启动vivado、tcl shell、vitis、xsdb、xsct的方法 在3.2启动tcl shell之后，输入以下指令。在2的source之后，输入以下指令。等待tcl shell启动即可。等待Vivado启动即可。直接输入vivado。等待xsdb启动即可。
Xilinx A7开发板LVDS IO无输出问题解决方法 定位到开发板的bank16作为HR BANK，供电使用的是3.3V供电，不满足LVDS输出的要求；使用A7-35T FGG484的FPGA开发板bank16上的IO作为差分LVDS的输入输出，搭建输入输出测试工程发现LVDS可以输入、无法输出。（2）HR bank上的lvds io，作为输出使用时，bank电压必须为2.5V；作为输入使用时，必须使用内部差分端接，可通过打开原语中的属性DIFF_TERM = TRUE。（1）HP bank上的lvds io，作为输出使用时，bank电压必须为1.8V；
Matlab解析txt数据包后写Excel的数据格式调整 这里记录下使用Matlab解析txt格式的数据包后，将数据写入Excel时，十六进制的数据有一部分会自动转成科学计数法，这个是我不想看到的，我想在Excel中看到数据包的关键原始数据。关闭Excel文件后，重新运行Matlab，待Matlab程序运行完成后，重新打开Excel，发现Excel中存储的就是数据包中的原始数据。最近在做的逻辑控制模块，需要使用数据包进行相关控制，由于不知道数据包的正确性，所以使用Matlab进行数据包的正确性验证工作。在已有的Excel文件中，将所有sheet进行格式设置；
Linux安装Xilinx USB Blaster设备的方法 最近需要调研2023.1版本的vivado的使用，版本太高消耗太大，在windows电脑上实在扛不住，选择在linux服务器上进行处理。等待安装成功，查询设备挂载情况ls -al/etc/udev/rules.d/然后插上USB Blaster即可成功在vivado 中open target。输入sudo ./install_drivers。然后open in terminal。
Modelsim仿真Xilinx工程时IP核不生效 言归正传，经过实践，通过在Vivado中的sources页面中，找到IP sources页面，然后找到对应IP核点击它的下拉框中的“Simulation”，可以发现这个IP核的仿真文件。在做Xilinx的仿真时一直被IP核无法在Modelsim中生效的问题所困扰，即使在modelsim的do脚本中vlog了IP核的*_netlist.v仍然无效，导致很长一段时间做Xilinx的仿真一直使用Vivado自带的simulation工具。基于以上的优点，这次做新模块的功能开发，重新捡起Modelsim做仿真。
Aurora 8b/10b AXI4-ST回环测试 Aurora 8b/10b，官方提供了demo工程，但是数据生成模块、Aurora IP核、数据校验模块之间并不是直接使用AXI4-ST总线通信，本文会将demo工程进行相关优化修改，并将优化修改后的demo工程进行仿真、分析、说明
Modelsim SE仿真之器件库的编译与使用 最近常用Vivado自带的仿真工具，以至于Modelsim SE的使用变得非常陌生，这里针对Modelsim SE自动化仿真使用过程进行一个学习总结，温故而知新。
关注
