1.UART通信
串行通信分为两种方式：同步串行通信和异步串行通信。 同步串行通信需要通信双方在同一时钟的控制下，同步传输数据；异步串行通信是指通信双方使用各自的时钟控制数据的发送和接收过程。
通俗易懂的UART协议帧格式 - 知乎 (zhihu.com)
UART 是一种采用异步串行通信方式的通用异步收发传输器（universal asynchronous receivertransmitter）， 它在发送数据时将并行数据转换成串行数据来传输，在接收数据时将接收到的串行数据转换成并行数据。
串口是“串行接口”的简称，即采用串行通信方式的接口。串行通信将数据字节分成一位一位的形式
在一条数据线上逐个传送，其特点是通信线路简单，但传输速度较慢。因此串口广泛应用于嵌入式、工业控制等领域中对数据传输速度要求不高的场合。
UART 串口通信需要两根信号线来实现， 一根用于串口发送，另外一根负责串口接收。 UART 在发送或接收过程中的一帧数据由 4 部分组成， 起始位、 数据位、 奇偶校验位和停止位，如图所示。其中，起始位标志着一帧数据的开始，停止位标志着一帧数据的结束， 数据位是一帧数据中的有效数据。 校验位分为奇校验和偶校验， 用于检验数据在传输过程中是否出错。 奇校验时， 发送方应使数据位中 1 的个数与校验位中 1 的个数之和为奇数；接收方在接收数据时， 对 1 的个数进行检查，若不为奇数，则说明数据在传输过程中出了差错。 同样，偶校验则检查 1 的个数是否为偶数。
UART 通信过程中的数据格式及传输速率是可设置的，为了正确的通信，收发双方应约定并遵循同样的设置。数据位可选择为 5、 6、 7、 8 位，其中 8 位数据位是最常用的， 在实际应用中一般都选择 8 位数据位；校验位可选择奇校验、偶校验或者无校验位；停止位可选择 1 位（默认） ， 1.5 或 2 位。 串口通信的速率用波特率表示，它表示每秒传输二进制数据的位数，单位是 bps（位/秒） ，常用的波特率有 9600、19200、 38400、 57600 以及 115200 等。
在设置好数据格式及传输速率之后， UART 负责完成数据的串并转换， 而信号的传输则由外部驱动电路实现。 电信号的传输过程有着不同的电平标准和接口规范， 针对异步串行通信的接口标准有 RS232、RS422、 RS485 等， 它们定义了接口不同的电气特性，如 RS-232 是单端输入输出，而 RS-422/485 为差分输入输出等。
单端传输是指在发送或接收过程中，用信号线对地线的电压值来表示逻辑“0” 和“1”。 而差分传输使用两根信号线来传输一路信号，这两根信号线上传输的信号幅值相等，相位相差 180 度（极性相反）， 用它们的差值来表示逻辑“0” 和“1”， 如下图所示。
2.RS232标准
RS-232标准接口（又称EIA RS-232）是常用的串行通信接口标准之一，它是由美国电子工业协会(Electronic Industry Association，EIA)联合贝尔系统公司、调制解调器厂家及计算机终端生产厂家于1970年共同制定，其全名是“数据终端设备( DTE)和数据通信设备(DCE)之间串行二进制数据交换接口技术标准”。原始编号是EIA-RS-232（简称232或RS232），它广泛用于计算机串行接口外设连接、连接电缆以及机械、电气、信号和传输过程。
RS-232规定的标准传送速率有50b/s、75b/s、110b/s、150b/s、300b/s、600b/s、1200b/s、2400b/s、4800b/s、9600b/s、19200b/s，可以灵活地适应不同速率的设备。对于慢速外设，可以选择较低的传送速率：反之，可以选择较高的传送速率。
串口特性
RS-232是主流串行通信接口之一。由于RS232接口标准的早期出现，难免存在不足，主要有以下四点：
（1）接口的信号电平值较高，易损坏接口电路的芯片，又因为与TTL电平不兼容故需使用电平转换电路方能与TTL电路连接。RS232接口上任何信号线的电压都处于负逻辑关系中。即：逻辑“1”为-3 ~ -15V;逻辑为“0”：+3 ~ +15V，噪声裕量为2V。也就是说，接收器需要将高于+3V的信号识别为逻辑“0”，将低于-3V的信号识别为逻辑“1”，将5V的TTL电平识别为逻辑正极，将0识别为逻辑负极。
（2）传输速率较低，在异步传输时，波特率为20Kbps；因此在CPLD开发板中，综合程序波特率只能采用19200，也是这个原因。
（3）接口使用一根信号线和一根信号返回线而构成共地的传输形式，这种共地传输容易产生共模干扰，所以抗噪声干扰性弱。
（4）传输距离有限，最大传输距离标准值为50英尺，实际上也只能用在15米左右。
通信机理
下面以计算机和调制解调器之间的通信流程来说明RS-232串行通信原理。考虑当调制解调器处于应答方式下，计算机和调制解调器之间的RS-232信号间的交互关系和工作过程。假定调制解调器是全双工的，并以RS-232标准规范工作。
(1)初始状态时，RTS、CTS持续为ON，通过通信程序设置和监测RS232引线状态。在应答模式下，计算机中的软件一直监视着振铃指示(RI)，等待RI发出ON信号。
(2)计算机上的通信程序在收到RI信号后，就开始通过振铃指示器ON/OFF变换的次数对振铃进行计数，当到达程设定的振铃次数时，通信程序就发生数据终端就绪(DTR)信号，强迫调制解调器进入摘机状态。
(3)等待2s后(FCC规定)，调制解调器自动开始发送其应答载波。这时调制解调器发出调制解调器就绪(DSR)信号通知计算机:它已完成所有的准备工作并等待载波信号。
(4)在持续发出DTR信号期间，计算机软件监测DSR信号。当DSR信号变为ON时，计算机就知道调制解调器已准备数据链路的连接，计算机立即开始监测数据载波监测(CD)信号，以证实数据链路的存在。
(5)当源调制解调器的载波出现于电话线上时，应答调制解调器就发出CD信号。
(6)通过发送数据线(TD)和接收数据线(RD)，开始全双工通信。在数据链路传输期间，计算机通过监测CD来确保数据链路的存在。
(7)通信任务一旦完成，计算机就禁止DTR，调制解调器用除去其载波音调、禁止CD和DSR来响应。随着链路被拆除，调制解调器就会返回初始状态。
RS-232串行通信距离较近时(<12m)，可以用电缆线直接连接标准RS232端口，若距离较远需附加调制解调器( Mode)，最为简单的且常用的是三线制接法，即地、接收数据、发送数据三脚相连。
Verilog编码
module uart_recv(
input sys_clk, //系统时钟
input sys_rst_n, //系统复位，低电平有效
input uart_rxd, //UART 接收端口
output reg uart_done, //接收一帧数据完成标志
output reg [7:0] uart_data //接收的数据
);
//parameter define
parameter CLK_FREQ = 50000000; //系统时钟频率
parameter UART_BPS = 9600; //串口波特率
localparam BPS_CNT = CLK_FREQ/UART_BPS; //为得到指定波特率，
//需要对系统时钟计数 BPS_CNT 次
//reg define
reg uart_rxd_d0;
reg uart_rxd_d1;
reg [15:0] clk_cnt; //系统时钟计数器
reg [ 3:0] rx_cnt; //接收数据计数器
reg rx_flag; //接收过程标志信号
reg [ 7:0] rxdata; //接收数据寄存器
//wire define
wire start_flag;
//*****************************************************
//** main code
//*****************************************************
//捕获接收端口下降沿(起始位)，得到一个时钟周期的脉冲信号
assign start_flag = uart_rxd_d1 & (~uart_rxd_d0);
//对 UART 接收端口的数据延迟两个时钟周期
always @(posedge sys_clk or negedge sys_rst_n) begin
if (!sys_rst_n) begin
uart_rxd_d0 <= 1'b0;
uart_rxd_d1 <= 1'b0;
end
else begin
uart_rxd_d0 <= uart_rxd;
uart_rxd_d1 <= uart_rxd_d0;
end
end
//当脉冲信号 start_flag 到达时，进入接收过程
always @(posedge sys_clk or negedge sys_rst_n) begin
if (!sys_rst_n)
rx_flag <= 1'b0;
else begin
if(start_flag) //检测到起始位
rx_flag <= 1'b1; //进入接收过程，标志位 rx_flag 拉高
//计数到停止位中间时，停止接收过程
else if((rx_cnt == 4'd9) && (clk_cnt == BPS_CNT/2))
rx_flag <= 1'b0; //接收过程结束，标志位 rx_flag 拉低
else
rx_flag <= rx_flag;
end
end
//进入接收过程后，启动系统时钟计数器
always @(posedge sys_clk or negedge sys_rst_n) begin
if (!sys_rst_n)
clk_cnt <= 16'd0;
else if ( rx_flag ) begin //处于接收过程
if (clk_cnt < BPS_CNT - 1)
clk_cnt <= clk_cnt + 1'b1;
else
clk_cnt <= 16'd0; //对系统时钟计数达一个波特率周期后清零
end
else
clk_cnt <= 16'd0; //接收过程结束，计数器清零
end
//进入接收过程后，启动接收数据计数器
always @(posedge sys_clk or negedge sys_rst_n) begin
if (!sys_rst_n)
rx_cnt <= 4'd0;
else if ( rx_flag ) begin //处于接收过程
if (clk_cnt == BPS_CNT - 1) //对系统时钟计数达一个波特率周期
rx_cnt <= rx_cnt + 1'b1; //此时接收数据计数器加 1
else
rx_cnt <= rx_cnt;
end
else
rx_cnt <= 4'd0; //接收过程结束，计数器清零
end
//根据接收数据计数器来寄存 uart 接收端口数据
always @(posedge sys_clk or negedge sys_rst_n) begin
if ( !sys_rst_n)
rxdata <= 8'd0;
else if(rx_flag) //系统处于接收过程
if (clk_cnt == BPS_CNT/2) begin //判断系统时钟计数器计数到数据位中间
case ( rx_cnt )
4'd1 : rxdata[0] <= uart_rxd_d1; //寄存数据位最低位
4'd2 : rxdata[1] <= uart_rxd_d1;
4'd3 : rxdata[2] <= uart_rxd_d1;
4'd4 : rxdata[3] <= uart_rxd_d1;
4'd5 : rxdata[4] <= uart_rxd_d1;
4'd6 : rxdata[5] <= uart_rxd_d1;
4'd7 : rxdata[6] <= uart_rxd_d1;
4'd8 : rxdata[7] <= uart_rxd_d1; //寄存数据位最高位
default:;
endcase
end
else
rxdata <= rxdata;
else
rxdata <= 8'd0;
end
//数据接收完毕后给出标志信号并寄存输出接收到的数据
always @(posedge sys_clk or negedge sys_rst_n) begin
if (!sys_rst_n) begin
uart_data <= 8'd0;
uart_done <= 1'b0;
end
else if(rx_cnt == 4'd9) begin //接收数据计数器计数到停止位时
uart_data <= rxdata; //寄存输出接收到的数据
uart_done <= 1'b1; //并将接收完成标志位拉高
end
else begin
uart_data <= 8'd0;
uart_done <= 1'b0;
end
end
endmodulemodule uart_send(
input sys_clk, //系统时钟
input sys_rst_n, //系统复位，低电平有效
input uart_en, //发送使能信号
input [7:0] uart_din, //待发送数据
output uart_tx_busy, //发送忙状态标志
output reg uart_txd //UART发送端口
);
//parameter define
parameter CLK_FREQ = 50000000; //系统时钟频率
parameter UART_BPS = 9600; //串口波特率
localparam BPS_CNT = CLK_FREQ/UART_BPS; //为得到指定波特率，对系统时钟计数BPS_CNT次
//reg define
reg uart_en_d0;
reg uart_en_d1;
reg [15:0] clk_cnt; //系统时钟计数器
reg [ 3:0] tx_cnt; //发送数据计数器
reg tx_flag; //发送过程标志信号
reg [ 7:0] tx_data; //寄存发送数据
//wire define
wire en_flag;
//*****************************************************
//** main code
//*****************************************************
//在串口发送过程中给出忙状态标志
assign uart_tx_busy = tx_flag;
//捕获uart_en上升沿，得到一个时钟周期的脉冲信号
assign en_flag = (~uart_en_d1) & uart_en_d0;
//对发送使能信号uart_en延迟两个时钟周期
always @(posedge sys_clk or negedge sys_rst_n) begin
if (!sys_rst_n) begin
uart_en_d0 <= 1'b0;
uart_en_d1 <= 1'b0;
end
else begin
uart_en_d0 <= uart_en;
uart_en_d1 <= uart_en_d0;
end
end
//当脉冲信号en_flag到达时,寄存待发送的数据，并进入发送过程
always @(posedge sys_clk or negedge sys_rst_n) begin
if (!sys_rst_n) begin
tx_flag <= 1'b0;
tx_data <= 8'd0;
end
else if (en_flag) begin //检测到发送使能上升沿
tx_flag <= 1'b1; //进入发送过程，标志位tx_flag拉高
tx_data <= uart_din; //寄存待发送的数据
end
//计数到停止位结束时，停止发送过程
else if ((tx_cnt == 4'd9) && (clk_cnt == BPS_CNT -(BPS_CNT/16))) begin
tx_flag <= 1'b0; //发送过程结束，标志位tx_flag拉低
tx_data <= 8'd0;
end
else begin
tx_flag <= tx_flag;
tx_data <= tx_data;
end
end
//进入发送过程后，启动系统时钟计数器
always @(posedge sys_clk or negedge sys_rst_n) begin
if (!sys_rst_n)
clk_cnt <= 16'd0;
else if (tx_flag) begin //处于发送过程
if (clk_cnt < BPS_CNT - 1)
clk_cnt <= clk_cnt + 1'b1;
else
clk_cnt <= 16'd0; //对系统时钟计数达一个波特率周期后清零
end
else
clk_cnt <= 16'd0; //发送过程结束
end
//进入发送过程后，启动发送数据计数器
always @(posedge sys_clk or negedge sys_rst_n) begin
if (!sys_rst_n)
tx_cnt <= 4'd0;
else if (tx_flag) begin //处于发送过程
if (clk_cnt == BPS_CNT - 1) //对系统时钟计数达一个波特率周期
tx_cnt <= tx_cnt + 1'b1; //此时发送数据计数器加1
else
tx_cnt <= tx_cnt;
end
else
tx_cnt <= 4'd0; //发送过程结束
end
//根据发送数据计数器来给uart发送端口赋值
always @(posedge sys_clk or negedge sys_rst_n) begin
if (!sys_rst_n)
uart_txd <= 1'b1;
else if (tx_flag)
case(tx_cnt)
4'd0: uart_txd <= 1'b0; //起始位
4'd1: uart_txd <= tx_data[0]; //数据位最低位
4'd2: uart_txd <= tx_data[1];
4'd3: uart_txd <= tx_data[2];
4'd4: uart_txd <= tx_data[3];
4'd5: uart_txd <= tx_data[4];
4'd6: uart_txd <= tx_data[5];
4'd7: uart_txd <= tx_data[6];
4'd8: uart_txd <= tx_data[7]; //数据位最高位
4'd9: uart_txd <= 1'b1; //停止位
default: ;
endcase
else
uart_txd <= 1'b1; //空闲时发送端口为高电平
end
endmodule 3.RS485标准
RS-485又名TIA-485-A, ANSI/TIA/EIA-485或TIA/EIA-485。RS-485 是针对 UART 串口的一种接口标准， 它定义了串行通信系统中发送器和接收器的一系列电气特性。相比于 RS-232， RS-485 标准的通信系统抗干扰能力较强， 可实现长距离数据传输，同时支持多个收发器连接到同一个通信网络中。
RS485是一个定义平衡数字多点系统中的驱动器和接收器的电气特性的标准，该标准由电信行业协会和电子工业联盟定义。使用该标准的数字通信网络能在远距离条件下以及电子噪声大的环境下有效传输信号。RS-485使得连接本地网络以及多支路通信链路的配置成为可能。
RS485有两线制和四线制两种接线，四线制只能实现点对点的通信方式，现很少采用，多采用的是两线制接线方式，这种接线方式为总线式拓扑结构，在同一总线上最多可以挂接32个节点。
在RS485通信网络中一般采用的是主从通信方式，即一个主机带多个从机。很多情况下，连接RS-485通信链路时只是简单地用一对双绞线将各个接口的“A”、“B”端连接起来，而忽略了信号地的连接，这种连接方法在许多场合是能正常工作的，但却埋下了很大的隐患，原因1是共模干扰：RS-485接口采用差分方式传输信号方式，并不需要相对于某个参照点来检测信号，系统只需检测两线之间的电位差就可以了，但容易忽视了收发器有一定的共模电压范围，RS-485收发器共模电压范围为-7到+12V，只有满足上述条件，整个网络才能正常工作；当网络线路中共模电压超出此范围时就会影响通信的稳定可靠，甚至损坏接口；原因二是EMI的问题：发送驱动器输出信号中的共模部分需要一个返回通路，如没有一个低阻的返回通道（信号地），就会以辐射的形式返回源端，整个总线就会像一个巨大的天线向外辐射电磁波。
在低速、短距离、无干扰的场合可以采用普通的双绞线，反之，在高速、长线传输时，则必须采用阻抗匹配（一般为120Ω）的RS485专用电缆（STP-120Ω（用于RS485 & CAN）一对18AWG），而在干扰恶劣的环境下还应采用铠装型双绞屏蔽电缆（ASTP-120Ω（用于RS485 & CAN）一对18AWG）。
现在很多的RS-485转换器都是兼容RS-422的，所以看到很多转换器上面的信号都是T/R+、T/R-，即对应RS-485的A+和B-。
RS-485通信
RS-485是差分传输，如果用单片机控制RS-485接口的设备，需要用到收发器，这一点和CAN总线是类似的，如下是一个MCU控制一个RS-485的图示。
其中：
- A和B为总线；
- R为接收器输入；
- RE为接收器使能信号；
- DE为发送器使能信号；
- D为发送器输出；
对于使能信号，字母上面加一横的为低电平有效（如上图RE），不加的为高电平有效（如DE）。
- 对于发送器，有如下的真值表：
1、当驱动器使能引脚DE为逻辑高时，差分输出A和B遵循数据输入D处的逻辑状态。D处的逻辑高导致A转为高，B转为低。在这种情况下，定义为VOD=VA-VB的差分输出电压为正。当D为低时，输出状态反转，B变高，A变低，VOD为负。
2、当DE低时，两个输出都变成高阻抗。在这种情况下，与D处的逻辑状态是不相关的。
- 对于接收器，有如下的真值表：
1、当接收器使能引脚RE逻辑低时，接收器被激活。当定义为VID=VA–VB的差分输入电压为正且高于正输入阈值VIT+时，接收机输出R变高。当VID为负且低于负输入阈值VIT-，接收机输出R变低。如果VID在VIT+和VIT-之间，则输出不确定。
2、当RE为逻辑高或悬空时，接收机输出为高阻抗，VID的大小和极性无关。
扫一扫
26万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
