1. 输入输出
1.1 并行接口
- 51并行接口: P0, P1, P2, P3。
- STC系列并行接口: 并口电气特性可设定为四种模式,通过PxM1, PxM0设定
①准双向(标准51)
②推挽输出
③仅输入
④漏极开路输出
(1)并口模块的理解
- 属于输入/输出模块。
- 在CPU看来,是可访问的寄存器单元。
- 核心功能是引脚电平与寄存器内容对应。
(2)蜂鸣器驱动电路
- 蜂鸣器不发声时,1号电压为1,CPU不供电。
- 蜂鸣器发生时,1号电压在0、1间周期变化。
1.2 计数器类接口
(1)理解
- 是输入/输出的一部分
- 在CPU看来,是可以访问的寄存器单元。
- 核心功能:含有一个计数器寄存器。
(2)标准51“定时器/计时器”(考点)
- 51有两个定时/计数器:T0, T1
- 6个特殊功能寄存器:
①TH1, TL1:T1计数器(高、低字节)
②TH0, TL0:T0计数器(16bit,0~65535)
③TMOD:方式控制
④TCON:运行控制、运行状态
理解: 三类(数据、方式、控制和运行状态)
片内RAM:SFR(21个寄存器) - 定时器结构:
①定时器:对内部时钟计数
②计数器:对引脚计数
(3)控制寄存器TCON
-
TF1:T1溢出中断标志
当产生溢出时由硬件置1,向CPU请求中断。 -
TR1:T1运行控制位。由软件置位和清零。
TR1 = 1时允许T1开始计时,TR1 = 0时进制T1计数。 -
TF0, TR0同理。
(4)工作模式寄存器TMOD
- GATE:GATE置1时,打开定时器/计数器。
- C/T:清零用作定时器,置1用作计数器。
- M1M0
1.3 中断系统
(1)优点
- 提供对异常事件响应机制。
- 提高计算机的实时性。
(2)2个特殊功能寄存器(考点)
- IE:中断允许寄存器
- IP:中断优先级控制寄存器
(3)中断系统结构图
- 5个中断源
- 两个SFR:IE, IP
(4)中断源
- INT0:外部中断0(P3.2脚复用)
- INT1:外部中断1(P3.1脚复用)
- T0溢出:定时器0溢出(c000BH)
- T1溢出:定时器1溢出(c001BH)
- TI, TI:串行通信
(5)中断过程 - 中断响应
- 中断完成
- 中断返回
①当执行RETI时,硬件中断服务程序返回原中断位置。
(6)中断系统初始化过程