picoRV32 CPU introduction(开源cpu)

RISC-V 最早是UC Berkeley 1992年的一个项目并用于课程教学，是基于MIPS-II ISA演变而来。2000年MIT在此基础上进行项目研究，并在2002年进入了课程教学。RISC-V ISA是从2010年夏开始定义，已经与早期受MIPS启发的设计完全不同。

自从2014年5月RISC-V 2.0版本之后，RISC-V ISA被快速采用，在2015年8月开始成立了非赢利性的RISC-V基金会，基金会接管了官方RISC-V标准的管理工作，其官网是https://riscv.org

官方文档分为上下部分，riscv-spec-v2.2是上部称之为用户设计文档，riscv-privileged-v1.10是下部称之为特权级设计文档。

RISC-V有一些Base  ISA，命名为RV32 I、RV32E、RV64I……

另外还有一些Extension  ISA，命名为M 、F、D、 A、C……

以上各种ISA都是定义在用户设计文档中。

在特权级设计文档中会介绍各种特权级下Trap和C