RISC-V ISA极简介绍

最新推荐文章于 2024-04-29 14:32:15 发布
最新推荐文章于 2024-04-29 14:32:15 发布
阅读量7.1k 收藏 9
点赞数
分类专栏： picoRV32 文章标签： RISC-V ASM CPU register
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/kuankuan02/article/details/79249554
版权
本文简要介绍了RISC-V指令集架构，指出与ARM的区别，如缺少PC寄存器，但拥有更多通用寄存器。RISC-V的RV32E指令集适用于嵌入式开发。在跳转指令方面，长跳转没有绝对地址选项，需要理解lui和auipc的用法。此外，伪指令如j和call分别对应短距离和长距离调用。文章还提到在实际操作中，CSRs读写指令应用较少。
摘要由CSDN通过智能技术生成

1，CPU register如下图，和 ARM的 一个明显区别是没有PC寄存器给你直接操作，对于写ASM 没有感觉到有影响。另外就是通用寄存器更多了，所有的save和restore操作的指令更多了，也就是上下文操作时间消耗的时间更多，但是RISC-V有定义RV32E指令集，只使用一半的寄存器(16个)，对于嵌入式开发来说应该是利好的 ，可惜我还没有编译成功。

2，下图RISC-V伪指令和base指令里长跳转指令竟然没有给出适用于绝对地址的，这种用法要避开。我之前按ARM的用法去想跳转到一个远的固定地址，结果被卡了好久。

lui和auipc都用于构建常数，lui直接利用数值，而auipc却利用当前pc值。

然后你从图里会发现编译器用的全是auipc，所以你想自己写asm，要先把lui和auipc搞明白。其他实际上和ARM区别就不大了。

伪指令j 短距离，call 长距离，j 跳转带r就是有link操作。

关于第二页的CSRs读写操作指令，我基本没用到，因为picoRV32都没实现这些。只用过rdinstret和rdcycle 32bit的，这个很简单只跟一个rd就可以。

最低0.47元/天 解锁文章
software工程师
关注
  • 0
    点赞
  • 踩
  • 9
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
汇编语言指令
m0_61567378的博客
10-31 2989
lable就是要跳转到的地方,RD就是label地址处理完之后返回的地址。从RS里面取出数据，把里面的数据计算，得出的结果放在rd里面。这里的RD，就是为了跳转回来爱能执行子过程，后面的函数。auipc就是把一个数左移12位，后再加上pc值。少了一个寄存器，占12个bit位，用一个立即数。如果条件成立就跳转到最后一个最后一个地址上。是不返回的跳转，J/JR就是一个伪指令。常用于加载一个函数或者变量的地址。jr跳转到x5里面，就是死循环。bne最后一个就是要跳转的地址。跳转到x5+0的位置，x0保存。
从零学习开发一个RISC-V操作系统（一）丨计算机组成原理相关知识与RISC-V指令集简介
电子德彪西的博客
09-16 2027
学习开发一个RISC-V的操作系统的学习笔记，在Ubuntu 20.04上开发一个简易的操作系统。本系列持续不定期更新，分享出来和大家一同交流进步。
【跟我学RISC-V】（一）认识RISC-V指令集并搭建实验环境
最新发布
April_Zhao的博客
04-29 3250
跟我一起学RISC-V指令集吧
RISC-V操作系统-RISC-V ISA介绍（上）
sllksllk的博客
06-21 759
RISC-V操作系统学习笔记，已完成
计算机系统基础（五）之RISC-V指令集
热门推荐
qq_38915354的博客
04-14 4万+
正在整理中请稍后。。。。。。 提示：这里可以添加系列文章的所有文章的目录，目录需要自己手动添加 例如：第一章 Python 机器学习入门之pandas的使用 提示：写完文章后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录正在整理中请稍后。。。。。。前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结 前言 提示：这里可以添加本文要记录的大概内容： 例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。 提示：
一文看懂RISC-V的RV32I指令集
limanjihe的专栏
01-09 1万+
reference: <riscv-spec.pdf> 1.RV32I指令集格式 六种基本指令格式，分别是： 目的 类型 用于寄存器-寄存器操作 R 类型指令 用于短立即数和访存 load 操作 I 型指令 用于访存 store 操作 S 型指令 用于条件跳转操作 B 类型指令 用于长立即数 U 型指令 用于无条件跳转 J 型指令   如下所述，分支指令（B 类型）的立即数字段在 S 类型的基础上旋转了 1 位。跳转指令（J类型）的直接字段在 U 类型的
RISC-V中文手册.pdf
10-22
：本章节介绍了RISC-V的设计理念和优势，包括模块化、增量型ISA、ISA设计101等方面的内容。 * 模块化与增量型ISA：RISC-V的设计理念之一是模块化，通过将ISA分解成多个模块，来实现指令集架构的灵活性和可扩展性。 ...
RISC-V的特权规范
11-01
RISC-V的模块化和增量型ISA设计使得新功能可以通过扩展来添加，而不会影响现有系统的兼容性。这种设计哲学使得RISC-V能够适应广泛的用途，从微控制器到高性能计算。 对于CPU设计人员，特权规范提供了实现RISC-V...
RISC-V Debug SpecificationVersion 1.0-STABLE
10-23
《RISC-V Debug Specification Version 1.0-STABLE》是RISC-V架构的调试规范，由Paul Donahue和Tim Newsome等人编辑，旨在为RISC-V处理器的开发者和实现者提供一套稳定的调试标准。该规范在保持向后兼容性的前提下...
RISC-V 指令集手册
03-16
RISC-V 指令集手册 卷1：用户级指令集体系结构（User-Level ISA） 2.1 版 中文版 附：下载链接 https://knowledge.fpga-china.com/uploads/20210930/101f15469f946e18d34a9f97664f1f7b.pdf
RISC-V资料集合(RISC-V-Reader-Chinese-v2p1).rar
10-14
RISC-V（Reduced Instruction Set Computer - 第五版）是一种开放源码的指令集架构（ISA），由加州大学伯克利分校的研究团队于2010年推出。它旨在简化处理器设计，提高效率并降低制造成本，同时也为硬件创新者提供了...
RISC-V汇编指南
zoomdy's blog
02-23 2万+
原文出处：https://github.com/riscv/riscv-asm-manual/blob/master/riscv-asm.md RISC-V Assembly Programmer’s Manual Copyright and License Information The RISC-V Assembly Programmer’s Manual is © 2017 ...
基于RISC-V指令集的CPU设计和FPGA实现（一）
BL_GS的博客
07-14 5682
基于FPGA实现的支持一部分RISC-V指令集的单周期和流水线CPU
【RISC-V】RISC-V寄存器
qq_43194080的博客
08-28 5681
【代码】【RISC-V】RISC-V寄存器简介。
RISC-V 指令格式
绿色羽毛
03-11 1万+
计算机指令即：汇编指令代码 计算机指令是能够被计算机识别并执行的二进制代码，它规定了计算机能完成的某种操作； 计算机指令通常由两部分操作：操作码和操作数（地址码）。 操作码 操作数（地址码） 操作码 opcode 指令中的操作码：指出该指令需要完成操作的类型或性质； 例如，取数、加法、减法、输出等不同的操作具有不同的操作码； 指令中操作码的二进制位数决定了该种计算机最多能具...
RISC-V编译ISA自测试用例
zkf0100007的博客
09-13 1939
安装库 sudo apt-get install autoconf automake autotools-dev curl device-tree-compiler libmpc-dev libmpfr-dev libgmp-dev gawk build-essential bison flex texinfo gperf libtool patchutils bc zlib1g-dev...
riscv-isa-sim的使用
a_weiming的博客
12-18 4425
3.3 riscv-isa-sim的使用 主要资料来源： https://github.com/riscv/riscv-isa-sim/tree/d48f107dba6a96fb827cb47fdf290261feadeb35 riscv-isa-sim是一个RISC-V指令的仿真器，riscv-isa-sim的正常运行需要依赖riscv-pk和riscv-fesvr工具。前面有对这些工具的说明。...
7. 自制操作系统: risc-v 通用寄存器
Do one thing at a time, and do well.
03-07 2956
RISC-V基础ISA由31个用于保存整数值的通用寄存器x1-x31组成。寄存器x0固定连接到常数0。还有一个额外的用户可见程序计数器pc寄存器，它保存当前指令的地址。RISC-V没有定义一个特定的子例程返回地址链接寄存器，但它确实建议标准软件调用约定应该使用寄存器x1来存储调用的返回地址。这些寄存器的宽度由使用的RISC-V基变量定义。也就是说，对于RV32，寄存器是32位宽，对于RV64，寄存器是64位宽 调用惯例 在传统的RISC-V软件中，堆栈向下增长，堆栈指针总是16字节对齐。
RISC-V CPU课程设计报告【计算机组成原理课设】
Genius_Simpson的博客
01-04 1万+
博主在ujs大二完成的计算机组成原理课设，内容是RISC-V CPU设计。（当时也是做的快吐血了~~） 完成情况（写在前面）     在本次计算机组成原理课程设计中，我完成一个基于RISC-V指令集架构的模型CPU。此CPU可以实现I型、R型、S型、B型、U型和J型指令。     其中I型指令主要是将寄存器中的数据和生成的立即数进行运算，最终将结果存入寄存器中；此外，对于I型指令中的load指令，实现了将从数据存储器中去除的数

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值