SCR1（RISC-V）介绍

最新推荐文章于 2024-04-29 14:32:15 发布
最新推荐文章于 2024-04-29 14:32:15 发布
阅读量6.9k 收藏 4
点赞数
分类专栏： SCR1 文章标签： RISC-V
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/kuankuan02/article/details/91489378
版权
本文介绍了基于RISC-V架构的SCR1核心，包括其RV32I|E[MC]指令集、Machine特权模式、2到4级流水线等特性。重点讨论了其在软件相关部分的应用，如中断控制器、Timer功能以及与ARM处理器的对比。文章还提到了编译工具链的选择，并详细阐述了异常处理、中断系统和内存映射定时器CSR寄存器的使用方法。
摘要由CSDN通过智能技术生成

https://riscv.org/risc-v-cores/

百度了一下，Solderpad Hardware License v. 0.51许可证和Apache2.0软件许可证相关联，以它为基础但它包含了更多的ip。

SCR1 的体系结构是RISC-V ，版本 user spec2.2, privileged spec 1.10

github上地址 https://github.com/syntacore/scr1

Key features

  • RV32I|E[MC] ISA
  • Machine privilege mode
  • 2 to 4 stage pipeline
  • 32-bit AXI4/AHB-Lite external interface
  • Integrated IRQ controller and advanced debug
  • Optimized for area and power
  • Written in SystemVerilog
  • Features a number of c
最低0.47元/天 解锁文章
software工程师
关注
  • 0
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
RISC-V 资源了解下
kuankuan02的博客
06-11 2169
RISC-V基金会 https://riscv.org/ 可以下载文档 ，查看相关新闻和消息。 https://riscv.org/specifications/ 这是非特权级文档，以前叫user level ISA ，现在叫Unprivileged ISA https://riscv.org/specifications/privileged-isa/ 这个是特权级指令文档， Pri...
scr1:SCR1是Verilog中的高质量开源RISC-V MCU内核
05-14
SCR1 RISC-V内核 SCR1是由Syntacore设计和维护的，开源的，免费使用的RISC-V兼容MCU级内核。 它是行业级的，并且经过硅验证（包括全晶片生产），可以在所有主要的EDA流程和Verilator中直接使用，并附带大量的担保材料和文档。 主要特征 在SHL许可下开源（请参阅LICENSE文件）-允许无限制地商业使用 RV32I或RV32E ISA基础+可选的RVM和RVC标准扩展 仅机器特权模式 2至4级管线 带有16条IRQ线的可选集成可编程中断控制器 带有JTAG接口的可选RISC-V调试子系统 可选片上紧密耦合存储器 32位AXI4 / AHB-Lite外部接口 撰写于SystemVerilog 针对面积和功率进行了优化 3种预定义的推荐配置 自定义配置的许多微调选项 提供验证套件 广泛的文档 有关核心体系结构的更多信息，请参见。 有关项目用法的更多信息，请参
SCR1(riscv+openocd+jlink+riscv_gdb)的linux环境搭建
h420255243的博客
01-06 3881
scr1源码地址：https://github.com/syntacore/scr1 scr1_SDK地址:https://github.com/syntacore/scr1-sdk syntacore/openocd源码地址：https://github.com/syntacore/openocd riscv/riscv-openocd源码地址：https://github.com/riscv/...
【跟我学RISC-V】（一）认识RISC-V指令集并搭建实验环境
最新发布
April_Zhao的博客
04-29 3339
跟我一起学RISC-V指令集吧
SCR1
04-01
SCR1 RISC-V内核 SCR1是由Syntacore设计和维护的，开源的，免费使用的RISC-V兼容MCU级内核。 它是行业级的，并且经过硅验证（包括全晶片生产），可以在所有主要的EDA流程和Verilator中直接使用，并附带大量的担保材料和文档。 主要特征 在SHL许可下开源（请参阅LICENSE文件）-允许无限制地商业使用 RV32I或RV32E ISA基础+可选的RVM和RVC标准扩展 仅机器特权模式 2至4级管线 带有16条IRQ线的可选集成可编程中断控制器 带有JTAG接口的可选RISC-V调试子系统 可选片上紧密耦合存储器 32位AXI4 / AHB-Lite外部接口 撰写于SystemVerilog 针对面积和功率进行了优化 3种预定义的推荐配置 自定义配置的许多微调选项 提供验证套件 广泛的文档 有关核心体系结构的更多信息，请参见。 有关项目用法的更多信息，请参
RISC-V中文架构手册
04-11
RISC-V中文架构手册 RISC-V-Reader-Chinese-v2p1 RISC-V中文架构手册
RISC-V中文手册.pdf
10-22
1.为什么要有RISC-V？：本章节介绍了RISC-V的设计理念和优势，包括模块化、增量型ISA、ISA设计101等方面的内容。 * 模块化与增量型ISA：RISC-V的设计理念之一是模块化，通过将ISA分解成多个模块，来实现指令集架构...
RISC-V的特权规范
11-01
《RISC-V的特权规范》是RISC-V架构的核心组成部分，详细阐述了RISC-V处理器在执行不同层次操作时所采用的特权模式。RISC-V，全称精简指令集计算（Reduced Instruction Set Computing），是一种开放源码的指令集架构...
RISC-V Debug SpecificationVersion 1.0-STABLE
10-23
《RISC-V Debug Specification Version 1.0-STABLE》是RISC-V架构的调试规范，由Paul Donahue和Tim Newsome等人编辑，旨在为RISC-V处理器的开发者和实现者提供一套稳定的调试标准。该规范在保持向后兼容性的前提下...
RISC-V-Reference-Data指令卡片-考试版1
08-03
1. 开放的指令集架构：RISC-V 指令集架构是开放的，任何人都可以使用、修改和分发。 2. 高性能：RISC-V 指令集架构的设计目标是提供高性能的指令执行能力，以满足高性能计算的需求。 3. 低功耗：RISC-V 指令集架构的...
RISC-V资料集合(RISC-V-Reader-Chinese-v2p1).rar
10-14
在"RISC-V-Reader-Chinese-v2p1.pdf"中，我们可以预期找到关于RISC-V的详细介绍，包括其核心概念、架构原理、指令系统以及相关的软件开发工具链。该文档可能会深入解析RISC-V的基础指令集，如加载/存储指令、算术...
RISC-V学习笔记（三）：RISC-V的SOC总线和外设
weixin_75067193的博客
09-28 1160
摆烂才是王道
关于risc-v的mtime的简单描述
xunxiaohui的博客
12-29 2668
在risc-v里mtime是作为外设存在的，他的寄存器地址不在risc-v的规范范围内，是有soc设计厂商自己定义的。mtime包括了两个寄存器mtime和mtimecmp。这两个寄存器的长度在官方文档里我还没找到相关的规定(如果有看见的大佬请在回复了指正，非常感谢） mtime的中断使能在csrji寄存器mie(machine interrupt enable)里指定。 mtime中断发生时，ecode为7(特权文档版本：1.12-draft里描述到），flag为1. ...
Syntacore RISCV 工具链使用（一）环境搭建
arthas19920624的博客
05-12 2383
环境搭建 Syntacore公司是俄罗斯一家专门制作RISCV架构CPU的IP核公司，他们提供了开源的RTL代码，但是没有公开工具链，也没有工具链的相关说明。本系列博客希望通过记录Syntacore IP核的移植及工具链使用的过程，与大家共同学习与分享。 IP核的源代码（SCR1）：ipcore. 预编译工具链地址：toolchian. 操作系统：CENTOS 6.0 for VCS（RTL编译工...
RISC-V特权架构 - CSR寄存器
百里杨的博客
02-29 3490
我们知道，CSR寄存器被划分为4个级别：用户级、监管级、超级监管级、机器级。接下来，我们看看各个权级，具体定义了哪些寄存器。
[小知识]总结CSRs寄存器的读写指令
热门推荐
kuankuan02的博客
07-11 1万+
在之前的文章中介绍scr1时，对CPU IPIC register操作指令是有限制的，只能用csrrw/csrrwi。那这堆指令到底什么区别呢 https://blog.csdn.net/kuankuan02/article/details/91489378 针对CSRs操作指令，我们来重新梳理一下。 首先明确，真正的机器码只有6条指令： csrrw (CSR read an...
真正的RISC-V开发板——VEGA织女星开发板开箱评测
whik1194的博客
06-22 6272
前言 由于最近ARM公司要求员工“停止所有与华为及其子公司正在生效的合约、支持及未决约定”，即暂停与华为的相关合作，大家纷纷把注意力投向了另一个的处理器架构RISC-V，它是基于精简指令集(RISC)的一个开源指令集架构。相比于其他指令集，“RISC-V 指令集可以自由地用于任何目的，允许任何人设计、制造和销售 RISC-V 芯片和软件”，正是由于这种开放性，于2015年成立的RISC-V基金会...
Syntacore RISCV 工具链使用（五）gcc工具链的生成与添加自定义指令集
arthas19920624的博客
05-16 6111
RISCV指令集架构最大的特点就是模块化设计和可扩展性。本博客介绍如何在工具链中添加自定义指令。
CoreMark 跑个分：RISC-V vs ARM
weixin_43978579的博客
06-22 7635
EEMBC 的 CoreMark® 评分是一种比较通用的基准测试方式，用于测量嵌入式系统中使用的微控制器（MCU）和中央处理单元（CPU）的性能，可以帮助人们比较不同的 CPU 架构的性能表现。 以 StarFive U74 和玄铁 C910 为代表的 RISC-V，无论在核心性能还是整个芯片的性能，已经可以 PK 以 Cortex-A72 为代表的 ARM。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值