FreeRTOS 10.2.1版本开始,官方加入risc-v demo,并且增加目录source/portable/gcc/risc-v .
正式官宣对risc-v soc的支持,改动部分可以参考以下地址:
https://www.freertos.org/Using-FreeRTOS-on-RISC-V.html
实际上对于risc-v soc的使用,很多用户早就可以运行于FreeRTOS上了,之前用的就是在github上搜到非官方的接口文件(port)。
这次官方应该也是看到多个soc上运行的FreeRTOS,把它们进行了整合发布出来。
demo目录下共有3个soc,分别是
- MiFive M2GL025 Creative Board and Renode using GCC and the SoftConsole IDE
- VEGAboard PULP RI5CY Demo using GCC and Eclipse
- SiFive sifive_e QEMU emulator using Freedom Studio and GCC
三家公司代表了市面上主流的商业ip
Microchip和Microsemi 合并以后既有FPGA又有board,它这块板子上soc并不清楚使用了什么core,但从risc-v官网上看
micorchip 开源贡献里使用的都是rocket
第二个搜了一下是NXP的RV32M1,用了4个core,2个risc-v的,2个ARM的,RISC-V的core是RI5CY和zero RI5CY.
ETH Zurich 是瑞士的苏黎世联邦理工, 而Università di Bologna是意大利的博洛尼亚大学