XILINX ZYNQ MPSOC ZU2CG ARM64 的多核启动流程分析

最新推荐文章于 2024-08-27 21:51:06 发布
最新推荐文章于 2024-08-27 21:51:06 发布
阅读量951 收藏 2
点赞数 1
分类专栏： Zynq 嵌入式软件开发 fpga 文章标签： fpga开发 linux
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/landyjzlai/article/details/131155085
版权
Zynq 同时被 3 个专栏收录
21 篇文章 17 订阅
订阅专栏
fpga
10 篇文章 1 订阅
订阅专栏
嵌入式软件开发
5 篇文章 0 订阅
订阅专栏 
  在 ARM64 架构下如果想要启动多核，有 spin-table 和 psci 两种方式，下面针对这两种启动流程进行分析。

代码版本
boot-wrapper-aarch64 version : 28932c41e14d730b8b9a7310071384178611fb32
linux v5.14
在这里插入图片描述

多核 CPU 的启动方式

嵌入式系统的启动的基本流程是先运行 bootloader ，然后由 bootloader 引导启动 kernel，这里无论启动的是 rt-thread 或者是 linux 原理都是一样的。
上电后所有的 CPU 都会从 bootrom 里面开始执行代码，为了防止并发造成的一些问题，需要将除了 primary cpu 以外的 cpu 拦截下来，这样才能保证启动的顺序是可控的。

spin-table 启动方法

在启动的过程中，bootloader 中有一道栅栏，它拦住了除了 cpu0 外的其他 cpu。cpu0 直接往下运行，进行设备初始化以及运行 Kernel。其他 cpu0 则在栅栏外进入睡眠状态。

cpu0 在初始化 smp 的时候，会在 cpu-release-addr 里面填入一个地址并唤醒其他 cpu。这时睡眠的 cpu 接收到信号，醒来的时候会先检查 cpu-release-addr 这个地址里面的数据是不是有效。如果该地址是有效的（非 0 ），意味着自己需要真正开始启动了，接下来他会跳转到。

下面我们看看 arm64 里面的实现，在 arch/arm64/boot/dts/xxx.dts 中有如下描述：

cpu@0 {
device_type = “cpu”;
compatible = “arm,armv8”;
reg = <0x0 0x0=“”>;
enable-method = “spin-table”; /* 选择使用 spin-table 方式启动 */
cpu-release-addr = <0x0 0x8000fff8=“”>;
};
在 arch/arm64/kernel/smp_spin_table.c 中处理了向其他 cpu 发送信号的方法：

1、先是获取 release_addr 的虚拟地址

2、向该地址写入从 cpu 的入口地址

3、通过 sev() 指令唤醒其他 cpu
static int smp_spin_table_cpu_prepare(unsigned int cpu)
{
__le64 __iomem *release_addr;
phys_addr_t pa_holding_pen = __pa_symbol(function_nocfi(secondary_holding_pen));

 if (!cpu_release_addr[cpu])
     return -ENODEV;

 /*
 * The cpu-release-addr may or may not be inside the linear mapping.
 * As ioremap_cache will either give us a new mapping or reuse the
 * existing linear mapping, we can use it to cover both cases. In
 * either case the memory will be MT_NORMAL.
 */
release_addr = ioremap_cache(cpu_release_addr[cpu],
                 sizeof(*release_addr));
if (!release_addr)
    return -ENOMEM;

/*
 * We write the release address as LE regardless of the native
 * endianness of the kernel. Therefore, any boot-loaders that
 * read this address need to convert this address to the
* boot-loader's endianness before jumping. This is mandated by
 * the boot protocol.
 */
writeq_relaxed(pa_holding_pen, release_addr);
dcache_clean_inval_poc((__force unsigned long)release_addr,
            (__force unsigned long)release_addr +
                sizeof(*release_addr));

/*
 * Send an event to wake up the secondary CPU.
 */
sev();

iounmap(release_addr);

return 0;

}
Bootloader 部分以 boot-wrapper-aarch64 中的代码做示例，非主 CPU 会轮询检查 mbox（其地址等同cpu-release-addr）中的值，当其值为 0 的时候继续睡眠，否则就跳转到内核执行，代码如下所示：
/**

  • Wait for an address to appear in mbox, and jump to it.

  • @mbox: location to watch

  • @invalid: value of an invalid address, 0 or -1 depending on the boot method

  • @is_entry: when true, pass boot parameters to the kernel, instead of 0
    */
    void __noreturn spin(unsigned long *mbox, unsigned long invalid, int is_entry)
    {
    unsigned long addr = invalid;

    while (addr == invalid) {
    wfe();
    addr = *mbox;
    }

    if (is_entry)
    #ifdef KERNEL_32
    jump_kernel(addr, 0, ~0, (unsigned long)&dtb, 0);
    #else
    jump_kernel(addr, (unsigned long)&dtb, 0, 0, 0);
    #endif

    jump_kernel(addr, 0, 0, 0, 0);

    unreachable();
    }

/**

  • Primary CPU finishes platform initialisation and jumps to the kernel.

  • Secondaries are parked, waiting for their mbox to contain a valid address.

  • @cpu: logical CPU number

  • @mbox: location to watch

  • @invalid: value of an invalid address, 0 or -1 depending on the boot method
    */
    void __noreturn first_spin(unsigned int cpu, unsigned long *mbox,
    unsigned long invalid)
    {
    if (cpu == 0) {
    init_platform();

     *mbox = (unsigned long)&entrypoint;
 sevl();
 spin(mbox, invalid, 1);

    } else {
    *mbox = invalid;
    spin(mbox, invalid, 0);
    }

    unreachable();
    }

PSCI 启动方法

另外一种 enable-method 就是 PSCI，依旧先从 kernel 开始分析。先看 arch/arm64/boot/dts/xilinx/mpsoc.dtsi 文件，里面 cpu 节点选择了PSCI 的方法：
cpu0: cpu@0 {
compatible = “arm,cortex-a53”;
device_type = “cpu”;
enable-method = “psci”; /* 启动方式选择 PSCI */
operating-points-v2 = <&cpu_opp_table>;
reg = <0x0>;
cpu-idle-states = <&CPU_SLEEP_0>;
};
并且有一个 PSCI 的节点：
psci {
compatible = “arm,psci-1.0”, “arm,psci-0.2”, “arm,psci”;
method = “smc”;
cpu_suspend = <0x84000001>;
cpu_off = <0x84000002>;
cpu_on = <0x84000003>;
};
在 PSCI 中的节点详细说明请参考文档：
kernel/Documentation/devicetree/bindings/arm/psci.txt。
在此仅说一下 method 字段。该字段有两个可选值：smc 和 hvc。表示调用 PSCI 功能使用什么指令。smc、hvc、svc 这些指令都是由低运行级别向更高级别请求服务的指令。
和系统调用一样。调用了该指令，cpu 会进入异常，切入更高的权限。

异常处理程序根据下面传上来的参数决定给予什么服务，smc 陷入 EL3，hvc 陷入 EL2，svc 陷入EL1。在 ARMv8 里面，EL3 总是是 secure 状态，EL2 是虚拟机状态，EL1 是普通的系统态。
接下来可以看看 arch/arm64/kernel/psci.c 里面的代码，psci_ops.cpu_on 最终调用 smc call：
static int cpu_psci_cpu_boot(unsigned int cpu)
{
phys_addr_t pa_secondary_entry = __pa_symbol(function_nocfi(secondary_entry));
int err = psci_ops.cpu_on(cpu_logical_map(cpu), pa_secondary_entry);
if (err)
pr_err(“failed to boot CPU%d (%d)\n”, cpu, err);

 return err;

}

static unsigned long __invoke_psci_fn_smc(unsigned long function_id,
unsigned long arg0, unsigned long arg1,
unsigned long arg2)
{
struct arm_smccc_res res;

arm_smccc_smc(function_id, arg0, arg1, arg2, 0, 0, 0, 0, &res);
return res.a0;

}
Bootloader 以 boot-wrapper-aarch64 作分析，看 psci.c 里的 psci_call 实现函数，通过 fid 与 PSCI_CPU_OFF 和 PSCI_CPU_ON 相比，找出需要执行的动作：
long psci_call(unsigned long fid, unsigned long arg1, unsigned long arg2)
{
switch (fid) {
case PSCI_CPU_OFF:
return psci_cpu_off();

 case PSCI_CPU_ON_64:
     return psci_cpu_on(arg1, arg2);

default:
    return PSCI_RET_NOT_SUPPORTED;
}

}
当然 boot-wrapper-aarch64 里也需要同样的定义：
#define PSCI_CPU_OFF 0x84000002
#define PSCI_CPU_ON_32 0x84000003
#define PSCI_CPU_ON_64 0xc4000003
boot-wrapper-aarch64 按照和 kernel 约定的好参数列表，为目标 cpu 设置好跳转地址，然后返回到 kernel 执行，下面给出关键代码说明：
static int psci_cpu_on(unsigned long target_mpidr, unsigned long address)
{
int ret;
unsigned int cpu = find_logical_id(target_mpidr);
unsigned int this_cpu = this_cpu_logical_id();

 if (cpu == MPIDR_INVALID)
     return PSCI_RET_INVALID_PARAMETERS;

bakery_lock(branch_table_lock, this_cpu);
ret = psci_store_address(cpu, address);   /* 写入启动地址  */
bakery_unlock(branch_table_lock, this_cpu);

return ret;

}

总结

目前比较主流的多核启动方式是 PSCI，一般正式的产品都有 ATF。通过 PSCI 可以实现 CPU 的开启关闭以及挂起等操作。
在实际的移植工作过程中，如果有带有 ATF 的 bootloader， 那多核移植就相对容易很多，如果没有的话，也可以采用 spin_table 的方式来启动多核。
加油，多学习，知已知彼。by landy, Date: 2023/06/11

landyjzlai
关注
专栏目录
基于ZYNQ的多核系统设计
09-08
基于ZYNQ的多核系统设计 不错的文档，可以参考，讲解的比较清晰
Xilinx Zynq UltraScale+ MPSoC ZCU106-硬件开发文档类资源--完整版.zip
09-14
Xilinx Zynq UltraScale+ MPSoC ZCU102开发板的最新PCB、原理图、BOM单、约束文件（XDC）以及板卡硬件设计指导书等，对于硬件设计有很大的参考价值。本博客文章”Zynq Ultrascale+ MPSOC硬件开发之与Zynq7000芯片...
Zynq 器件搭建多核系统
热门推荐
haoxingheng的专栏
12-17 1万+
         Zynq系列器件提供双核Cortex-A9 ARM硬核，同时PL还支持MB软核，现在就掰一掰这三核共存怎么用。   1  多核框架            多核框架如图1所示，PL内使用MicroBlaze软核，PS内为ARM双硬核，通用外设控制器、DDR挂在PS上，PL和PS共享DDR。PS程序在DDR里运行应用程序，Microblaze在内部BRAM中运行。   ...
ARM64的启动过程之（五）：UEFI
zdy0_2004的专栏
10-30 3837
ARM64的启动过程之（五）：UEFI http://www.wowotech.net/linux_kenrel/UEFI.html 一、前言 在准备大刀阔斧进入start_kernel之际，我有重新review了一下head.S文件，看看是否有一些遗漏的知识点，很不幸，看到了CONFIG_EFI这个配置项。当然，在一年前阅读kernel代码的时候就了解过相关的内容，但是，做
ARM64启动过程分析
看我眼色行事的博客
04-20 6167
文章目录arm64启动过程分析arm64启动过程分析（一）boot protocolarm64启动过程分析（二）内核启动第一步arm64启动过程分析（三）创建启动阶段页表arm64启动过程分析（四）为开启mmu进行的cpu初始化arm64启动过程分析（五）开启mmuarm64启动过程分析（六）进入start_kernelarm64启动过程分析（七）其他一些功能实现 arm64启动过程分析 参考：DDI0487F_b_armv8_arm.pdf ​ 蜗窝科技 ARMv8A Arch arm64启动过程分析
Linux: 多核 CPU 启动流程简析
JiMoKuangXiangQu的专栏
03-26 4137
linux, boot, 多核 CPU 启动
【ZYNQ MPSoC开发】PS裸机多核程序的固化
最新发布
qq1016019583的博客
08-27 653
文章介绍了ZYNQ使用Vitis对裸机多核程序的固化方法
XILINX ZYNQ UltraScale+ ZU2EV SCH核心板原理图
07-24
XILINX ZYNQ UltraScale+ ZU2EV_SCH核心板原理图， Zynq UltraScale+MPSoC是Xilinx推出的第二代多处理SoC系统，它在第一代Zynq-7000的基础上进行了全面升级。 该芯片基于业内最先进的16nm FinFET+工艺制程打造，整合...
ZYNQ_MPSoc的qspi+emmc启动方式制作流程
08-26
ZYNQ_MPSoc的qspi+emmc启动方式制作流程 本文将详细介绍ZYNQ_MPSoc的qspi+emmc启动方式制作流程，包括项目环境搭建、Petalinux工程配置、Petalinux工程编译、打包和烧录等步骤。 一、 项目环境搭建 在开始之前，...
Zynq启动、AMP加载、uCos、Linux等基本介绍
09-29
文档共60页。主要向初学者提供了Zynq开发的技术方向，针对不同应用给出了基本的参考文档；同时对Zynq双核AMP加载方式做了详细描述，对Zynq的fsbl启动流程做了简单介绍。章节如下： Zynq User Guide 1 介绍 4 2 快速上手指南 4 3 多核开发教程 4 3.1 AMP开发说明 6 3.1.1 快速生成amp工程 6 3.1.2 Generating Boot File 8 3.1.3 烧写程序 9 3.1.4 启动 10 3.1.5 调试 10 3.1.6 总结 11 3.2 SMP开发说明 11 4 ZC706启动代码分析 11 4.1 启动代码 12 4.2 FSBL流程(FOR AMP) 13 4.3 CPU0启动CPU1流程 14 5 程序在线烧写方案及流程 14 5.1 程序烧写需求 14 5.2 提出该需求的原因 14 5.3 程序烧写方案 14 5.3.1 BOOT.BIN组成 14 5.3.2 BOOT.BIN生成方法 15 5.4 FSBL.BIN和APP.BIN等的生成 15 5.5 制作*BIN及烧写的具体步骤 15 5.5.1 制作*bin流程 15 5.5.2 BOOT.bin制作过程 15 5.5.3 FSBL.bin和APP.bin等的生成过程 22 5.6 烧写BOOT.BIN步骤 26 5.6.1 通过SDK工具烧写步骤 26 5.6.2 通过上位机烧写软件的烧写步骤 29 5.6.3 通过串口调试助手烧写步骤 29 6 Zynq Qspi控制器 30 6.1 基本特性 30 6.2 I/O接口 31 6.3 QSPI控制器模式 33 6.3.1 I/O模式 33 6.3.2 线性地址（linear address）模式 33 6.3.3 传统（legacy）SPI模式 34 6.4 QSPI 例程 34 6.5 QSPI控制器支持访问32MB方法 35 6.5.1 Bank地址寄存器（Bank address register） 35 6.5.2 扩展地址模式（Extended address mode） 35 6.5.3 使用新写命令（New commands） 35 6.6 QSPI FLASH选择 35 6.7 作为BOOT器件考虑 35 7 µC/OS系统启动指南 36 7.1 INTRODUCTION 36 7.1.1 Software Requirements 36 7.1.2 Hardware Requirements 36 7.2 HARDWARE DESIGN 37 7.2.1 Step 1. Invoke the Vivado IDE and Create a project 37 7.2.2 Step 2. Create an IP Integrator Design 39 7.2.3 Step 3. Add and setup the Zynq processor system IP block 39 7.2.4 Step 4. Customize the Zynq block for our design 41 7.2.5 Step 5. Add the soft peripherals 45 7.2.6 Step 6. Generate HDL Design Files 47 7.2.7 Step 7. Synthesis, Implement and Generate Bitstream 48 7.3 SOFTWARE DESIGN 49 7.3.1 Step 1. Installation of the µC/OS Repository 49 7.3.2 Step 2. Generate the µC/OS BSP 50 7.3.3 Step 3. Build and Debug the Demonstration Project 54 7.3.4 Step 4. Program the AXI Timer 0 with the ucos_axitimer Driver 55 7.3.5 Step 5. Program the AXI Timer 1 with the Xilinx tmrctr Driver 58 7.4 CONCLUSION 59 8 Linux系统启动指南 59
ZYNQ进阶之路10--AMP模式 双核同时运行
WP_FD的博客
04-01 9944
ZYNQ进阶之路10--AMP模式 双核同时运行导语ZYNQ双核启动方式简介非对称多处理器启动（AMP启动）对称多处理器启动（SMP启动）两种启动方式的比较AMP启动的实现 导语 之前章节中涉及到PS端的裸机程序都是在CPU0上运行的，弄的差点就忘了ZYNQ是拥有两个A9硬核的强劲芯片，所以我们必须要学会怎么让两个CPU核心同时运行，不然就和之前开发单片机有什么区别呢？本章我们就来探索如何实现双核...
ZYNQ MPSOC ZU2CG/ZU3EG/ZU4 U-BOOT流程（1）
landyjzlai的博客
03-31 776
UBOOT开发启动流程，针对MPSOC的
SMP上多核CPU启动方法-》ZYNQ7k上CPU2（ARM1）的启动方法
ambercctv的博客
11-06 3145
 ZYNQ7k上CPU2（ARM1）的启动方法 zynq7k上通过“sev”指令复位启动CPU2，在发送sev指令前要先把CPU2的启动地址写入OCM的特定地址。 假设CPU1使用的DDR的地址为（0x00100000~0x001FFFFF）. 而CPU1使用的地址范围为（0x00200000~0x002FFFFF） void wakeUPArm（void） { #define s
ZYNQ启动过程
crjmail的博客
05-19 2308
一、官方文档：ug1085第11章 二、中文介绍 三、总结 ZYNQ的启动分为两个阶段： 第一阶段：BOOT ROM（由ZYNQ厂家固化代码） 第二阶段：FSBL（First Stage Bootloader），由SDK工具来制作 第一阶段（BOOT ROM） 上电后，ZYNQ SOC会首先执行片内BOOT ROM代码，BOOT ROM代码读取BOOT MODE寄存器来判断是哪一种启动方式（SD CARD / QSPI FLASH / JTAG）； 确定好哪种启动方式后，BOOT ROM从相应的启
ZYNQ从放弃到入门（十二）- AMP — Zynq 上的非对称多核处理器
OpenFPGA的博客
06-16 1930
ZYNQ从放弃到入门（十二）- AMP — Zynq 上的非对称多核处理器之前介绍的所有文章我们都只使用了一个 ARM Cortex-A9 处理器内核（Core 0）。然而，PS 端包含两个处理器内核，对于许多应用程序，我们希望同时使用两个 Zynq 内核以获得最佳性能。将两个 Zynq 处理器内核用于不同的任务可以称为非对称多核处理 (AMP，Asymmetric Mu...
【Xilinx】MPSOC启动流程（一）- 芯片上电启动
顶级小学生
04-11 1525
Xilinx开发，ARM开发，嵌入式，Linux开发
zynqMP multiboot实现
DSP小胖的博客
02-18 2436
zynqMP支持multiboot功能，根据选择的启动模式为QSPI32，可知系统会从FLASH的0地址开始查询可用的镜像，如果在0地址处未找到可用的系统镜像，则会偏移32K的地方继续寻找可用的镜像文件。 目前FLASH上的分区如下： 分区名称 包含文件 起始地址 终止地址 分区长度 ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值