三种IP核总线接口比较分析

三种IP核总线接口比较分析

 (2018-01-13 09:26:44)
 
作者:王智鸣  田金文   来源:华中科技大学图像识别与人工智能研究所  

摘 要 首先介绍了可编程片上系统(SOPC)和IP(Inte11ectual Property)核的基本概念,然后介绍了Altera公司的两种总线标准Avalon和Atlantic,以及OpenCore的WISHBONE总线标准,最后对三者在灵活性和通用性方面进行了比较,探讨了在IP核开发中总线选择的问题。

  关键词 可编程片上系统(SOPC),IP (Inte11ectual Property)核,Avalon总线,Atlantic接口,WISHBONE总线


  Comparison and Analysis of three IP core bus interfaces
  Wang Zhiming Tian Jinwen

  Abstract This paper first describes the principles of SOPC and IP core, then two kinds of bus standard of Altera Corp., Avalon and Atlantic, and WISHBONE bus standard of OpenCore are introduced, finally the portability and flexibility of them are compared, which can be used to discuss the bus selection problems.
  Keywords System on a Programmable Chip(SOPC), IP (Inte11ectual Property)core,Avalon bus,Atlantic interface,WISHBONE bus


   1 引 言

  近年来,随着深亚微米及超深亚微米工艺技术的飞速发展,半导体制造商已可在单片硅片上提供巨大数量的晶体管。正是由于芯片内的器件密度越来越高,而奠定了在单个芯片上设计完整系统的基础。因此,系统级集成(SLI,System Level Integration)成为目前半导体产业的一大热点。设计人员已将完整的系统功能集成到单芯片中,这就是可编程片上系统(SOPC)。SOPC是ASIC(Application Specific Integrated Circuit,专用集成电路)发展的新阶段,代表了当今电子设计的发展方向。其基本特征是设计人员采用自顶向下的设计方法,对整个系统进行方案设计和功能划分,系统的核心电路用一片高端系统级FPGA(Field Programmable Gate Array,现场可编程门阵列)或CPLD(Complex Programmable Logic Device,复杂可编程逻辑器件)实现,用硬件描述语言HDL(Hardware Description Language)完成系统行为级设计,最后通过综合器和适配器生成最终的目标器件。

  目前,百万门以上密度的FPGA/CPLD芯片已经面市并且发展前景非常看好。Altera公司与Xilinx公司是生产PLD产品的两家主要厂商,其中Altera推出的新一代可编程逻辑器件Stratix被认为是业界第一个为SOPC设计提供的真正意义上的系统级芯片;Excalibur系列则是—个基于APEX系列FPGA的嵌入式处理器解决方案,它集可编程逻辑与处理器功能于一身。功能强大的系统级芯片开发工具已经推出,可对百万门电路进行快速的分析和编译,并可使多名设计人员协同工作。Altera正式发布的第四代开发工具QuartusⅡ2.1,内部集成了进行系统级开发的SOPC Builder工具。此外,还提供了能够在PLD上开发DSP系统的DSP Builder,主要用于设计百万门级CPLD/FPGA。

  随着系统集成技术的不断成熟,出现了一种新兴产业,即进行IP产品及模块化设计。IP(Intellectual Property),即知识产权。在集成电路设计中,IP特指可以通过知识产权贸易在各设计公司间流通的完成特定功能的电路模块。IP核主要包括:

  行为软核,本质上是一段可综合的高级语言源程序;
  结构固核,即仿真后的完整电路网表;
  物理硬核,即经过某一工艺实现并经后仿真通过和投片验证的版图设计。

  IP核的本质特征是可重用性,通常满足良好的通用性、良好的可移植性及绝对正确三个基本特征,是未来SOPC设计的核心。要使SOPC设计成功,就要更多地采用知识产权(IP)复用,以快速完成设计,得到价格低廉的硅器件,从而满足市场需求。

  作为可重用的设计模块,IP核必须遵从一定的互连接口标准。包括Altera在内的很多公司都有自己的一套互连接口的标准,像Altera的Avalon,Atlantic,IBM的CoreConnect,ARM的AMBA,还有SiliCore转让给OpenCore的WISHBONE总线标准等。以下介绍并比较了Altera公司的两个标准Avalon,Atlantic和OpenCore的WISHBONE总线标准,浅析了在进行IP核设计时总线的选择问题。

   2 Avalon总线

  Avalon总线是一种简单的总线结构,被设计用来将片上的处理器和周边设备集成到可编程片上系统里面。并规定了主设备和从设备的端口连接方式和时序关系。其基本设计目标是:

  简单性:提供一个易于理解的协议;
  为总线逻辑提供优化的资源:节约可编程逻辑器件的逻辑单元;

  同步操作:易于与片上的其他用户逻辑集成,避免了复杂的时序约束和分析过程。

  基本的Avalon总线传输是在主设备和从设备之间传输一个字节、半字或字。一次传输过后,总线可以立刻进行下一次传输,而且与上一次传输的目的设备和源设备无关。Avalon总线还支持外设等待执行时间、传输外设和多主设备总线等功能。这些传输模式使得在一次总线传输中,在外设之间能够完成多个数据单位的交换。

  Avalon总线主设备和从设备的交互采用一种 “从端仲裁”技术,在多个主设备试图访问同一个从设备时,用于决定哪个主设备获得访问权。Avalon总线具有以下两个优点:

  仲裁的细节被封装到Avalon总线内,主设备和从设备的接口与总线上设备数目无关;
  多个主设备能够同时执行总线传输,只要它们不在同一时钟周期访问同一个从设备。

  Avalon总线专门为SOPC环境所设计,由PLD内部的逻辑和布线资源组成,应用于芯片内部总线。故Avalon总线结构的基本原则如下:

  到周边设备的接口同步于Avalon总线时钟,不需要复杂的异步握手/确认信号,Avalon总线和整个系统的性能能够利用标准的同步时序分析技术来评测;

  所有的信号都是高电平或低电平有效,有利于总线的切换(Turnaround)。多路复用器(而不是三态缓冲器)决定哪一个信号驱动哪一个外设。即使外设没有被选中,此设备也不需要将其输出信号置为高阻态;

  地址、数据和控制信号使用分开的专用端口,简化了外设的设计。外设不需要进行地址和数据周期解码,不需要判断当前总线周期的状态,即使没有被选中,也无需关掉输出端口。

  为易于利用SOPC Builder软件自动生成系统,Avalon总线还提供以下功能:
  最多4G的寻址空间;
  同步接口;
  分离的地址,数据和控制线;
  内建的地址译码;
  多主设备的总线结构;
  基于向导的参数配置;
  动态总线宽度调整。

    3 Atlantic接口

  近几年,通信领域的板间协议和I/O协议呈现迅速发展的势头,这些协议的发展,演变和采纳导致不同协议之间,乃至和其它一些别的协议设备之间通信的需要。

  Altera承诺提供一个高性能的标准接口IP核,使得设计人员能使用像POS-PHY, UTOPIA, Flexbus,RapidIO, 和 HyperTransport这样的协议。随着Atlantic标准片上接口的引入,设计人员便可以通过简单的布线来桥接不同的I/O标准。

  Altera标准化的Atlantic数据路径接口简化了桥接各种不兼容设备的任务,Atlantic 总线是一种简单的用于快速集成IP核的片上数据路径总线。图1是使用Atlantic 接口桥接Flexbus L4和POS-PHY L4协议接口。

  Atlantic接口是一种可扩展的高速片上接口,主要用于数据包和数据单元的传输。为可编程逻辑设备(PLD)优化过以后,Atlantic接口使得设计者能方便迅速的将不兼容的设备连接在一起,并使用户的IP核的集成经由一个简单的,清晰定义的,便于维护的接口。

  Atlantic接口又是一种为面向数据包传输的同步的点对点连,可扩展的时钟频率和数据总线宽度使得对于任意长度数据包都能构有很高的吞吐量。Atlantic接口支持主设备(源端)到从设备(汇端),或者从设备(源端)到主设备(汇端)的互连关系。控制信号和固定的数据包起始点(SOP)对齐简化了包的处理并且允许灵活的流程控制。图2说明了这两种关系和相应的控制信号。

    4 WISHBONE总线

  WISHBONE片上系统(SOC)体系结构是一种用于半导体IP核轻便的接口。其目的是通过减轻片上系统的集成问题来鼓励设计重用。通过在IP核之间创造一种通用接口来完成,提高了系统的可移植性和可靠性,当然也为最终用户加快了上市时间。WISHBONE标准可用于软核、固核和硬核,且不需要具体的开发工具和目标设备。而且,和所有的逻辑综合工具完全兼容。

  实际上,WISHBONE体系结构和微机总线类似,都有如下特点:(1)提供可针对具体应用进行裁减的灵活的集成解决方案;(2)提供多种多样的总线周期和数据路径宽度来解决不同的系统问题;(3)允许各种各样的供应商来设计产品(从而在降低成本的同时提高了性能和质量)。

  WISHBONE包括如下特性:

  简单、紧凑的逻辑IP核硬件接口,只需要很少的逻辑门;
  包括全套通用的传输总线协议:单读/写周期,块传输周期,RMW (read-modify-write)周期和EVENT周期;
  数据总线宽度和操作数的大小支持从8到64比特;
  灵活的接口支持内存映射,FIFO存储器和交叉互连;
  握手协议使得每个核都可以控制数据的传输速度;
  支持用户自定义的TAG,这对于区分数据传输,中断向量,高速缓存控制操作和其他的总线操作非常有用;
  主/从设备体系结构用于灵活的系统设计;
  多重处理(多个主设备)的能力;
  终端用户自定义的仲裁方法(优先权仲裁等);
  支持各种各样的IP核互连包括:单向总线,双向总线,基于多路复用的互连,基于三态门的互连和片外I/O;
  同步设计;
  非常简单的时序规范;
  独立于硬件实现技术,交付技术和综合,布局布线工具技术。

    5 三种总线体系结构的比较

  首先,这三种总线都是完全同步的设计,都是使用时钟的上升沿来驱动和采样信号的。在基本的操作原理上,这些总线之间是几乎没有什么区别的。但最大的差别主要是在这些标准具体性能的提供和完整性/灵活性上。

  Altera开发的Avalon总线主要是用来配合Nios嵌入式处理器,使其与内存和周边设备交互方便,而且配合专门的SOPC Builder工具,选定Avalon总线的主设备(比如Nios CPU)和从设备(比如内存和周边设备)后,则很快地自动生成整个SOPC系统。加上Altera自己的Excalibur嵌入式系统解决方案,针对性很强的布线优化,使得系统的整体性能得到很大的提高。但对于SOPC Builder尚未集成的功能模块,用户必须自己把IP核改成符合Avalon总线规范规定的接口和时序,才能集成到Nios系统中,这就需要额外的总线转换模块。

  较强的针对性自然降低了灵活性。所以,在针对新兴的通信领域互连协议时,特别是面向任意长度数据包的传输的时候,Altera又提出了Atlantic接口标准。主要针对点对点的连接方式,支持数据的流向为由主设备到从设备(主设备是数据源)或者是由从设备到主设备(从设备是数据源)两种。这样设计者就可以很方便的桥接包括POS-PHY, UTOPIA, Flexbus, RapidIO, 和HyperTransport在内的很多通信协议。

  这样,Altera的两种IP核的总线接口就显得有些局限性了,都是针对具体的一类应用来设计优化的,对于IP核总线接口所要求的通用性,则显不足。相比之下,WISHBONE总线则有它独到之处。它和Avalon总线一样,类似微机总线,都支持多主设备的处理能力,不过Avalon总线的仲裁策略是“从端仲裁”,WISHBONE则是用户自定义的仲裁策略,具有更强的灵活性。而且WISHBONE支持点对点互连,共享总线互连,数据流互连和交叉开关互连四种互连方式,具有很强的通用性,完全包括了Atlantic的点对点互连和Avalon的开关互连结构。而且WISHBONE不针对具体器件,对于任何IP核的连接,只需要一个简单的接口标准。在具体的应用中,如一个微控制器,系统设计者完全可以实现两个WISHBONE接口,一个用来支持高速低延时的设备,一个用来支持低速低性能的设备。

    6 结 论

  SOPC系统的发展,关键是基于特定总线系统的IP核设计,所以,总线系统的选择则是重中之重。随着IP核库的越加丰富,系统开发者之间互相交流IP核,以此来加快系统级设计的开发速度的这种需求越来越大,就需要有一种简单的,通用的总线接口标准。本文介绍了Altera公司的两种总线标准以及OpenCore的WISHBONE总线标准,并对三者进行了分析比较。

  总之,三种片上总线都增强了系统的灵活性,很好地简化了设计,提高了IP核的可重用性。Altera的Avalon总线,结合SOPC Builder等EDA开发工具,针对具体的器件,能够快速开发出基于Nios嵌入式处理器的SOPC系统。Atlantic接口标准针对通信领域数据包的点对点传输方式,提供了很好的桥接方法。但两者都有一些局限性,相比之下WISHBONE总线显得不够通用。在未来对IP核通用性要求越来越高的应用场合下,寻找一种类似WISHBONE这样简单、开放、通用的总线结构,是必然的趋势。

  参考文献
1 Avalon Bus Specification Reference Manual ver2.2,Altera Corp,2002,5.
2 Atlantic Interface ver3.0,Altera Corp,2002,6.
3 WISHBINE System-On-Chip(SOC) Interconnection Architecture for Portable IP Cores Revision:B.3,OpenCore,2002,9.
4 徐宁仪,周祖成.Avalon总线与SOPC系统架构实例.半导体技术,2003;2.
5 刘达,胡敏等.可编程系统芯片(SOPC)发展策略.集成电路应用

  • 0
    点赞
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值