ZYNQ之路--AxiIIC IP核使用（基于PYNQ）

最新推荐文章于 2024-07-31 18:41:10 发布
最新推荐文章于 2024-07-31 18:41:10 发布
阅读量3.3k 收藏 18
点赞数 1
分类专栏： 佛系学FPGA&&数字设计 文章标签： fpga开发 嵌入式硬件 硬件工程 网络协议 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_54358182/article/details/127231588
版权

目录

 IIC协议详解

      IIC的控制协议

              数据有效

               传输起始信号

                传输停止信号

                应答&&非应答信号

         IIC传输协议

                写传输

                读传输

Axi IIC IP核详解

      send(address, data, length, option=0)

       receive(address, data, length, option=0)

       waite()

 

        “IIC（Inter-Integrated Circuit）是IICBus的简称，中文名为集成电路总线。它是一种串行通信总线，使用多主从架构，由飞利浦公司在1980年代为了让主板、嵌入式系统或手机用以连接低速周边设备而发展。”

         说起这个协议，大家肯定是十分熟悉的啦，通常我们有两种方法来实现IIC：

  1. GPIO模拟控制
  2. 专用的硬件结构控制

        本节我们要讲的AxiIIC IP核是通过AXI总线来控制的一个实现IIC通信协议的IP核 ，类似AxiGPIO IP。

        

 IIC协议详解

        这部分主要写给新手朋友看，主要是一些关于IIC协议的基本知识

      IIC的控制协议

        IIC协议是一个半双工的串行通信协议，有两条信号线，使用时需要上拉：

  1. SCL：该信号线负责传输时钟信号，由发送主机控制
  2. SDA：该信号线负责传输数据信号，由发送主机控制

              数据有效

       当SCL为高电平时，SDA应该保持不变，并且此时SDA的信号即为有效，当SCL为低电平时，SDA才可以改变。

               传输起始信号

        当SCL为高电平时，SDA出现下降沿。

                传输停止信号

        当SCL为高电平时，SDA出现上升沿。

                应答&&非应答信号

        当传输完前8bit数据后，主机将释放数据线（此时由于上拉，默认SDA为高电平），此时从机将拉低SDA信号线，代表数据接收成功。 

        当主机为接收端时，接收完一字节数据后，在第9bit时，如果发出非应答（NACK）信号，那么指示数据接收完成，可以停止了。

        综上所述，非应答信号有可能是主机发送，也有可能是从机发送，但其中不变的是，如果想继续接收数据，那么就应答，不接收了就非应答，这是相对接收和应答的。

         IIC传输协议

        控制协议确保了每次传输，每个数据都能被正常准确接收，传输协议则规定了一种读写的规范。

                写传输

        写传输总结起来就是：“设备地址 + N个传输数据”

        上面的图片展示了主机写从机寄存器的例子，主机发送起始信号，先传输一字节的地址信息。这里我们注意，地址信息共有7bit，最后1bit表征对这个设备进行读还是写操作。 

        这个例子的格式为“设备地址 + 写/读的寄存器地址 + 写/读的数据”

                读传输

        类似写传输，格式总结起来是“设备地址 + N个传输的数据”

        上面给的传输例子，其总结起来的步骤是：

  1. 设备地址
  2. 要读的寄存器地址
  3. 设备地址（上面两部相当于指定好了设备的寄存器，接下来开始读）
  4. 读取的数据

        当主机认为读取要结束时，发送一个非应答信号，指示从机停止发送，并且主机开始接管总线，并且发送停止信号。

Axi IIC IP核详解

        当我们使用了Axi IIC IP核之后，我们就不需要关心协议的具体实现过程了，我们在PS通过调用Xilinx官方提供的接口，来完成数据的发送与接收。

        实例化Overlay中的Axi IIC对象后我们需要重点关注三个方法：

      send(address, data, length, option=0)

  • address是IIC从设备的地址
  • data是需要发送的数据，我们传入的常常为一个数组
  • length是传输数据的字节数
  • option参数默认为0，代表不使用重复传输，相反，如果等于1则使能

       receive(address, data, length, option=0)

  • address是IIC从设备的地址
  • data是需要接收数据的保存仓库，我们传入的常常为一个数组
  • length是传接收的字节数
  • option参数默认为0，代表不使用重复传输，相反，如果等于1则使能

       waite()

        该方法的作用是等待传输完成。

本文结束~

背影疾风
关注
专栏目录
14022.xilinx通过IP核axi-iic扩展多路i2c总线
写给自己的笔记
04-23 1086
文章目录1 参考文档2 内核配置3 用户空间设备树配置3 i2c-xilinx驱动控制器代码4 PS端设备树配置 1 参考文档 https://docs.xilinx.com/v/u/en-US/pg090-axi-iic https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18841974/Linux+I2C+Driver 2 内核配置 Kernel Configuration I2C is not enabled in the current
ZYNQ配置IIC接口读取eeprom和iictool使用
wangjie36的博客
03-19 3640
1，对于pl_iic_original.v，读写地址WRITE_READ_ADDR，写数据WRITE_DATA是在程序中固定的读开始,写开始，这两个信号是从按键PL_KEY1,PL_KEY2获得，读数据直接以PL端LED来显示。其中slv_reg0，slv_reg1，slv_reg2，slv_reg3分别在SDK软件中设置读写地址，写数据，写开始，读开始信号，这些数据设置好之后送往 AXI 总线。pl_iic_original.v，iic.v是当前要打包成AXI4 IP的新文件。
IIC的IP核代码，绝对正确
02-04
Altera的官方IIC代码，绝对正确，你可以根据自己需要修改下，或者直接用就可以了，添加为IP核心，直接在SOPC里调用，好东西大家分享
xilinx axi_iic IP使用分享
u012780083的博客
09-15 2340
xilinx axi_iic仿真
ZYNQ系列---I2C控制器使用教程
最新发布
qq_52538756的博客
07-31 1202
I2C是FPGA入门总线之一，相信大家已经编写过无数遍了，本篇文章将讲述ZYNQ系列---I2C控制器使用方法。I2C控制器使用起来简单方便，底层驱动已经很完善了，我们只需要了解对应的函数就可以完成I2C的读写，是不是又学会一个偷懒的技巧，最后强调一下，I2C的设备ID和ZYNQ的DDR配置不要搞错。
AXI-IIC官方示例解析
DavidBrucesun的博客
04-16 6910
AXI-IIC官方示例解析 说明：本文是作者自己对Xilinx的AXI-IIC的官方示例的解析，如有错误望各位指正。 文章目录AXI-IIC官方示例解析前言xiic_eeprom_examplexiic_low_level_tempsensor_exampleXIic_RecvXIic_Send总结 前言 在使用Xilinx官方的IP核AXI-IIC时，想参考一下官方的程序示例，可是示例的介绍多为英文，且介绍不太详细。 在此，作者结合自己的实践来尝试分析相关示例，希望对大家有所帮助。 说明：软件为V
MYIR-ZYNQ7000系列-zturn教程(22)：用axi_iic对24C32进行读写
瞎想的博客
01-03 6653
开发板环境：vivado 2017.4 ，开发板型号xc7z020clg400-1，这个工程主要用axi_iic对24C32进行读写 链接：https://pan.baidu.com/s/1OHeFNlLTzk2xsaOUdUZ0kw 提取码：xfwa Step1 新建工程，调用一个zynq核并配置 设置SD卡管脚和uart（不同的开发板会有所差异） 设置SDIO频率...
AXI_IIC读写操作
qq_32134427的博客
10-29 8827
其实在之前调试过一次AXI_IIC,没调试通，碍于赶进度，就直接使用了zynq-PS侧的IIC，就一直搁置着了，这次抽空将这部分内容继续调试下去，这一次没花多少时间就调通了，现在将我的调试过程，经历，以及参考文档如下： 参考文档：pg090-axi-iic.pdf 参考链接：https://forums.xilinx.com/t5/Design-and-Debug-Techniques-Blog/IIC-Protocol-and-Programming-Sequence/ba-p/1072248 上面的这个
【JokerのZYNQ7020】AXI_IIC。
Joker_是小王的博客
01-31 695
axi_iic
ZYNQ-IIC
jack_lu_0321的博客
08-19 2811
ZYNQ-IIC 一．IIC协议简介 IIC总线协议只需要两根线（SCL和SDA）就能完成通信和UART不同，UART需要设置波特率IIC不需要，IIC时钟速率：最大400K，一般不用这么高的频率，通常标准100K即可。IIC发送数据顺序是‘先发送高位再发送低位’，当然对于FPGA来讲先发高位或低位都无所谓，FPGA可以自定义，一般都是先高后低，需要了解以下几点‘从机地址’，‘寄存器地址’。 IIC时序，0为写，1为读 二．环境搭建 添加ZYNQ，双击ZYNQ进行内部配置 把PS-PL Configur
IIC ip核 一个是ALTERA官网的 有一个是网友的
12-16
IIC ip核 一个是ALTERA官网的 有一个是网友的，里面都详细的文档说明！
基于zynq的AXI-DMA驱动
02-01
在嵌入式系统领域，Zynq是Xilinx公司推出的一种片上系统（System on Chip，SoC）系列，它集成了ARM处理器核与可编程逻辑（FPGA）部分，为高性能计算和实时数据处理提供了强大的平台。在Zynq架构中，AXI（Advanced ...
ug585-Zynq-7000-TRM.rar_ug585_ug585-Zynq-7000-TRM_zynq 手册_zynq-7
07-14
通过对《Zynq-7000 All Programmable SoC Technical Reference Manual》（UG585）的深入学习，开发者可以全面了解Zynq-7000 SoC的各个方面，从而更好地设计和优化基于该平台的系统级解决方案。这份手册是进行Zynq-...
ug585-Zynq-7000-TRM_SOC_zynq_
10-01
《Zynq-7000 TRM SOC详解》 Zynq-7000是Xilinx公司推出的一款高度集成的系统级芯片（System-on-Chip，简称SoC），它将可编程逻辑（FPGA）与高性能处理器相结合，为嵌入式设计提供了一种强大的解决方案。本篇将深入...
ZYNQ进阶之路13--自定义AXI-FULL IP实现PS和PL双向高速通讯， 的示例工程，希望对的广大博友有所帮助.zip
03-15
在本篇中，我们将深入探讨ZYNQ进阶之路中的一个重要环节：自定义AXI-FULL IP实现PS（Processing System）与PL（Programmable Logic）之间的双向高速通讯。AXI（Advanced eXtensible Interface）是ARM公司推出的一种...
ug585-Zynq-7000-TRM,zynq著名手册文档ug585;官网如果太慢，可以这里下载
06-17
4. **互连架构**：Zynq-7000中的AXI（Advanced eXtensible Interface）总线结构提供了高效的片上通信，允许PS和PL之间高速交换数据，确保系统的高效协同工作。 5. **IP核集成**：Xilinx提供了一系列预验证的IP核，...
ZYNQ I2C 通信例程--EEPROM
baidu_34971492的博客
05-21 138
在微机的发展初期，BIOS都存放在ROM（Read Only Memory，只读存储器）中。E2PROM 背景知识：ROM内部的资料是在ROM的制造工序中，在工厂里用特殊的方法被烧录进去的，其中的内容只能读不能改，一旦烧录进去，用户只能验证写入的资料是否正确，不能再作任何修改。如果发现资料有任何错误，则只有舍弃不用，重新订做一份。ROM是在生产线上生产的，由于成本高，一般只用在大批量应用的场合。EEPROM 是一种用于计算机系统的非易失性存储器，也常在嵌入式领域中作为数据的存储设备，在物。
采用Zynq UltraScale + MPSoc采用axi iic设计3个通路出来
weixin_35756892的博客
02-16 260
Zynq UltraScale MPSoc采用axi iic设计3个通路出来意味着使用该芯片可以通过axi iic总线协议设计出三个独立的通路。axi iic是一种串行通信总线协议，用于在集成电路芯片内部或外部连接器件之间传输数据。通过这种设计，可以实现在Zynq UltraScale MPSoc内部不同组件之间进行高速、可靠的数据传输，使得整个系统更加灵活高效。 ...
vivado 中的一个三态问题(封装IIC的axi总线IP)
苍白的手漆黑的刀
04-18 7702
前几天一直在调自己写的AXI总线IIC IP核,本想着很简单的东西,硬是搞了好几天。主要是不太熟悉vivado的开发,具体就是三态的问题！！三态要放在最顶层的.v文件中,我的就是封装在IP里面,然后调试好久,打开综合后的文件才发现一直就是个OBUF,根本不是三态。建立了个新工程后调用了原装的AXI IIC后发现就是在最顶层中把信号接入IOBUF中,虽然不知道这样是什么原理,但想他这样写肯定有他的道理
ug585-zynq-7000-trm
06-22
### 回答1： UG585-Zynq-7000-TRM是一份关于Xilinx Zynq-7000 SoC处理器的技术参考手册。Zynq-7000 SoC处理器是一款配备ARM Cortex-A9双核处理器和Xilinx可编程逻辑部分（PL）的可扩展平台，旨在为嵌入式系统开发者提供卓越的灵活性和可编程性。 TRM代表Technical Reference Manual（技术参考手册），其中包含了该处理器的体系结构和功能特性的详细描述，包括处理器内部的各种模块、外设、总线结构等等。该手册的主要目的是为开发者提供全面的指导和支持，从而加速其系统设计和开发应用，减少错误和风险。 UG585-Zynq-7000-TRM手册的内容包括Zynq-7000的基本特征、处理器硬件和软件架构、可编程逻辑PL和PS之间的通信、外设接口和寄存器映射、中断控制等内容。开发者可以根据手册中的详细说明，了解Zynq-7000的构成和功能，从而基于此设计和实现自己的应用。 总之，UG585-Zynq-7000-TRM手册是一份非常重要的技术参考资料，为开发者提供全面的指导和支持，促进了Zynq-7000处理器的应用和拓展，也为未来的嵌入式系统设计提供了参考和借鉴。 ### 回答2： UG585是Xilinx公司发布的Zynq-7000系列技术手册，全称为“Zynq-7000 All Programmable SoC Technical Reference Manual”。Zynq-7000系列是Xilinx公司推出的一款功能强大的FPGA芯片，集成了双核ARM Cortex-A9处理器和可编程逻辑资源，支持高性能中间件、操作系统和外围设备的支持。该手册详细介绍了Zynq-7000系列SoC的架构、功能、性能、测试和验证、软件和硬件开发等方面的知识。他对于学习、使用和开发Zynq-7000 SoC具有非常重要的意义，使得开发人员能够深入了解这个芯片的细节，掌握它的特性和功能，以便更加高效地使用它进行开发。如果你想要学习和使用Zynq-7000 SoC，UG585是一个非常重要的参考文献，值得认真阅读和研究。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值