Laplace666的博客

转：https://blog.csdn.net/ollehworld/article/details/80851950

1.setup time、hold time含义，并说明setup time和hold time会出现负值的原因setup time是指在触发器的时钟信号触发之前，数据需要稳定不变的时间hold time是指在触发器的时钟信号触发之后，数据需要稳定不变的时间在考虑时钟skew的情况下，setup time和holdtime需要满足:T + Tskew >T...

本文首先对异步 FIFO 设计的重点难点进行分析一、FIFO简单讲解FIFO的本质是RAM， 先进先出重要参数：fifo深度（简单来说就是需要存多少个数据） fifo位宽（每个数据的位宽）FIFO有同步和异步两种，同步即读写时钟相同，异步即读写时钟不相同同步FIFO用的少，可以作为数据缓存异步FIFO可以解决跨时钟域的问题，在应用时需根据实际情...

 在圣克拉拉举行的2018年嵌入式视觉峰会上，莱迪思半导体将推出sensAI，这是最新的基于FPGA的平台和生态系统，旨在为各种应用提供人工智能，包括移动，智能家居，智能城市，智能工厂和智能车。莱迪思表示，sensAI是一个“完整的技术堆栈”，它结合了模块化硬件套件，神经网络IP核，软件工具，参考设计和定制设计服务 - 所有这些都旨在加速物联网边缘设备机器学习推理的开发。灵活的推理解决方案针对...

以个人的理解，赛灵思将HLS（高层次综合）定位于更方便的将复杂算法转化为硬件语言，通过添加某些配置条件HLS工具可以把可并行化的C / C ++的代码转化为VHDL或Verilog的，相比于纯人工使用vhdl实现图像算法，该工具综合出的代码的硬件资源占用可能较多，但并没有相差太大。但是却能提高我们的效率，缩短开发周期。下面开始介绍我实现的一个sobel检测，可以把这个模块换成其它的各个加速算法，S...

这个周末闲来无事，想起本科参加电子设计大赛做的题目就是频率计，连续两年都是这方面的题目，最后在大神的带领下，我也混个二等奖回家，现在回想起来那段暑假留在学校参加比赛，连续熬个几夜的经历真的十分宝贵，令人珍惜，队友的心心相惜着实难忘。记得当时我们的数据结果不是很好，好像最后只做到了20多中号频率，可惜单片机的主频有限。当时檀老师就提出来让我用FPGA做，无赖当时可能对自己不够自信，所以没有实现，当时...

哈哈哈，终于在组会前一天把调试搞定了，本来还愁汇报什么呢？经过我几天来不吃不喝（当然健身房还是不能落下的，hhh），总算把zynq的软硬件调试搞通了，但是这些仅仅是对付一些一般复杂性的系统，当系统变得庞大时，可能里面需要更多的调试技巧，但是掌握zynq的调试技巧对zynq的开发来说，重要性不言而喻。废话不多说，下面进入正题：一、这是该系统的Top框图。二、调试模型图1，因为GP...

1，Xilinx官方为大家提供了很多IP核，用ZYNQ系统设计IP核，最常用的就是使用AXI总线将PS同PL部分的IP核连接起来。接口是Slave，数据宽度是32位，IP内部的寄存器数量为4个。这样就可以生成一个AXI读写协议的Verilog代码，主要内容就是对4的寄存器进行读写。然后在里面对ip端口的数据进行通信。哪些寄存器配置为只读，只写，可读写模式。把一些PL端与外部连接的引...

两个星期没有更新了，入手板子一段时间以来发现难度还是挺大的，但是心急吃不了热豆腐，所以打算还是从基础的一步一步来，实现对GPIO操作。1，ZYNQ7000GPIO介绍ZYNQ7000上GPIO分为2类MIO和EMIO，MIO和常见的CPU管脚功能是一样的和很多外设是复用的，在使用前需要进行PIN Assignment.MIO共54个管脚分布在BANK0和BANK1 ，BANK1有32个，B...

在实时图像采集中，不可避免的会引入噪声，尤其是干扰噪声和椒盐噪声，噪声的存在严重影响边缘检测的效果，中值滤波是一种基于排序统计理论的非线性平滑计数，能有效平滑噪声，且能有效保护图像的边缘信息，所以被广泛用于数字图像处理的边缘提取，其基本原理是把数字图像或数字序列中的一点的值用该点邻域内所有点的中值来代替。中值滤波对脉冲噪声有良好的滤除作用，特别是在滤除噪声的同时，能够保护信号的边缘，使之不被模糊...