主要感谢FPGArun群里的9神和狐狸:
当外来判断条件和状态机所用时钟不是一个时钟域时就可能会出现状态机跑飞。
原因分析:
如果fpga状态跳转正好和在判断条件跳转信号边沿的话就会跑飞,
就是跳转条件 边缘不明确
if条件如果是一个不明确状态,就比较容易跑飞 ,即亚稳态
解决措施:
对异步信号(不明确状态)用状态机的跳转时钟同步一下,避免亚稳态,多两级触发器同步可降低亚稳态出现的几率
主要感谢FPGArun群里的9神和狐狸:
当外来判断条件和状态机所用时钟不是一个时钟域时就可能会出现状态机跑飞。
原因分析:
如果fpga状态跳转正好和在判断条件跳转信号边沿的话就会跑飞,