FPGA状态机跑飞原因分析

最新推荐文章于 2024-07-10 16:58:11 发布
最新推荐文章于 2024-07-10 16:58:11 发布
阅读量6.9k 收藏 10
点赞数
分类专栏： FPGA基础知识
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/lg2lh/article/details/24311515
版权

主要感谢FPGArun群里的9神和狐狸：


当外来判断条件和状态机所用时钟不是一个时钟域时就可能会出现状态机跑飞。


原因分析：


如果fpga状态跳转正好和在判断条件跳转信号边沿的话就会跑飞，

 就是跳转条件 边缘不明确

if条件如果是一个不明确状态，就比较容易跑飞 ，即亚稳态

解决措施：
对异步信号（不明确状态）用状态机的跳转时钟同步一下，避免亚稳态，多两级触发器同步可降低亚稳态出现的几率

七水_SevenFormer
关注
  • 0
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
FPGA VHDL 状态机跑飞的问题
qq_27239141的博客
09-30 1048
FPGA VHDL状态机跑飞的问题 综合出的问题 在用VHDL编写状态机时，即使使用了when others语句，状态机也会跑飞，无法回到正常的状态中，经过查阅Intel的说明资料，发觉综合的时候，when others语句被综合掉了，需要在定义状态机时，做一个属性说明，告诉状态机when others语句需要被保留。 语句如下： attribute syn_encoding : string; ...
记录一次亚稳态导致状态机跳转异常问题
kkkk_jjk的博客
08-15 321
亚稳态导致状态机跳转异常问题
FPGA状态机跑飞问题
最新发布
weixin_43274445的博客
07-10 208
2.状态机跳转的判断条件不充分，大多数情况下就是a = 1，b = 16‘haabb同时发生时，或者再加上一些其他的判断条件，列举不充分，这样的话，状态机会跑飞。上面的举例太过随意，通俗一点讲就是你给了状态机有些模棱两可，或者还有其他可能性的判断条件，状态机不知道该怎么跳了。大概就是这么个意思，你自己都不确定的情况，就分开列出来，给状态机一个明显的跳变条件。解决办法：异步时钟给过来的信号用状态机使用的时钟打两拍，用打拍后的信号；1.异步时钟信号引起；
FPGA状态机跑飞
xiekepou2100的博客
08-29 2077
如果状态机的状态转换敏感变量与状态机不是一个时钟域的，则可能状态机读取变量时正好读到敏感变量跳变沿，导致读取到的变量值不明确，导致状态机跑飞。 为避免跑飞，需要给状态机设计复位电路，一旦跑飞进行复位。状态机的default块并不会自动综合，要综合default块，须在状态变量定义后加综合语句，如 reg [9:0] state /* syn_encoding = "safe, one-ho...
FPGA状态机跑飞 的解决办法
xiaoxiao_rabbit的博客
10-25 3949
近期调试程序，对状态机的逻辑梳理没什么问题，但是实际运行时，总感觉状态机不是按照设定逻辑跳转运行，甚至出现了，没有A条件符合的情况，也跳转到只能条件A才能进入的状态机。 以前不相信FPGA的状态机也会有跑飞的情况，chipscope信号抓取发现确实跑飞。 从夏宇闻老师那里搜到跑飞的可能原因： 两种可能：1）状态机的输入信号与本地时钟不同步，出现了冒险竞...
FPGA状态机verilog代码
04-13
状态机是FPGA设计中的一个重要组成部分，它用于控制系统的顺序行为，处理一系列有序的事件或状态。Verilog是一种硬件描述语言，广泛用于FPGA和ASIC的设计，它允许开发者用类似于编程语言的方式描述数字系统。 标题...
FSM.rar_FPGA 状态机
09-24
本主题将深入探讨如何在FPGA中实现状态机，并结合“简单状态机”这一文件名，我们可以推测这可能是一个示例代码或教程，用于教学如何构建一个基本的状态机。 状态机主要分为两种类型：Moore状态机和Mealy状态机。...
fpga 状态机 写法
12-21
现在大家比较统一的观点是，状态机的写法应该是用三段式写法，即第一部分说明初始状态...现在讨论的焦点在于状态机状态变量的索引（index）和非索引写法。现在我就给出两个简单的程序，分别是用index写法和非index写法
如何在FPGA中实现状态机
08-31
在FPGA设计中，状态机是一种非常重要的构造，它用于实现复杂的序列控制和逻辑操作。状态机通过在有限数量的状态之间进行转换来处理任务，每个时刻只能处于一个状态。FPGA，即Field-Programmable Gate Array，因其可...
FPGA-有限状态机相关材料汇总
08-31
有限状态机（Finite State Machine, FSM）是FPGA设计中的一个重要组成部分，尤其在处理时序控制和逻辑流程方面。本资料汇总将深入探讨FPGA中的有限状态机及其相关知识。 首先，我们要理解什么是有限状态机。有限...
状态机跑飞的惨案
xieyaohaha的博客
06-13 1195
调这个nrf24l01模块差不多半个月的时间了，期间真是千难万阻，困难重重啊！每每以为调通了时候，一测试，不是发送不行了就是接收不行了，或者是时间一长就莫名其妙地断开了，再也不能自动连接上！ 我将发送和接收写在同一个模块里，通过模式切换信号来切换，一开始就是用使能了自动应答的方式来调试的，代码前前后后改写了个无数版本。最痛苦的是刚开始就使用Signaltap II来调试的，谁知signaltap
状态机跑飞的例子
坚持
11-11 2296
调这个nrf24l01模块差不多半个月的时间了，期间真是千难万阻，困难重重啊！每每以为调通了时候，一测试，不是发送不行了就是接收不行了，或者是时间一长就莫名其妙地断开了，再也不能自动连接上！ 我将发送和接收写在同一个模块里，通过模式切换信号来切换，一开始就是用使能了自动应答的方式来调试的，代码前前后后改写了个无数版本。最痛苦的是刚开始就使用Signaltap II来调试的，谁知signaltap
由一个小小错误导致FPGA上各种奇怪问题
Flynn's Blog
10-18 654
问题 经过iverilog验证过设计，生成bitstream下载到FPGA开发板上后出现了各种各样奇怪的问题： assign 的值并不完全相等。 2. 存入dmem的值，在取出来的时候就不相等了。将0x4000e9c（函数返回地址）存入地址0x3f3c，在几个时钟周期后取出时，则变成了0x4000e90，这错误的返回地址就导致了程序会跑飞。 原因 最初以为这些问题是由于设计上的缺陷，或者由于使用了错误的变量类型和verilog语法，经过排查问题依旧。 最后无意发现了如下这条warning信息： c
程序跑飞
行者
07-17 1055
一个指针引发的血案！ to be continued!
FPGA之状态机
gw123456780的博客
05-02 1589
状态机 1.状态机定义 状态机的本质就是对具有逻辑顺序和时序规律的事件的一种描述方法，它有三个要素：状态、输入、输出：状态也叫做状态变量（比如可以用电机的不同转速作为状态），输出指在某一个状态的特定输出，输入指状态机中进入每个状态的条件。 有限状态机（Finite State Machine， FSM），根据状态机的输出是否与输入有关，可分为Moore型状态机和Mealy型状态机。 Moore型状态机输出仅仅与现态有关，Mealy型状态机不仅与现态有关，也与输入有关，所以会受到输入的干...
FPGA：状态机
weixin_46129506的博客
05-05 702
这里写自定义目录标题一、状态机介绍二、状态机练习1.根据以下描述功能用verilog编写一段代码，并用状态机来实现该功能（1） 准备工作（2）编程实现2.画出可以检测10010串的状态图, 并用verilog编程实现之（1）准备工作（2）编程实现三、总结参考链接 一、状态机介绍 状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作、完成特定操作的控制中心。有限状态机简写为FSM（Finite State Machine），主要分为2大类： 第一类，若输出只
BootLoader跑飞了
宁静以致远
12-10 2788
我这两天写一个引导内核的bootloader，程序跑飞了，总以为自己写的代码出了问题，检查来检查 去，搞了两天硬是没找到代码哪里出了毛病，后来发现链接地址不是0，这才发现问题所在。这个链接地 址不是0，代码就不能随便乱写了。在pc寄存器指向复制到SDRAM的代码之前的那些代码是在steppingstore 中运行的，这些代码的链接地址也不是0，则它们要求是位置无关的才行。     小结了一
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值