SocKit系列—— # FPGA、SOC相关概念

已于 2022-03-31 08:10:24 修改
阅读量2.6k 收藏 2
点赞数
分类专栏： SocKit 文章标签： fpga开发 SOC
于 2022-01-26 11:07:06 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/lgyLGY35/article/details/122563976
版权

FPGA相关概念

  1. FPGA与CPLD的区别： 正点原子开拓者 P32
  1. FPGA 基于SRAM编程（任意次数），CPLD基于EEPROM或FLASH存储器编程
  2. CPLD主体结构是与或阵列，FPGA是查找表+寄存器。查找表完成纯组合逻辑功能。
  3. CPLD组合逻辑更强，FPGA时序逻辑。
    在这里插入图片描述
    （正点原子超越者更详细介绍了这几类P27）
  1. FPGA的基本组成单元LUT，以及三种核的概念

Altera—>逻辑阵列块（Logic Array Block，LAB）：每个 LAB 由 16 个 LE（Logic Element）组成，每个 LE 主要由查找表和寄存器组成。
Altera可编程逻辑单元通常被称为LE（Logic Element），由一个寄存器加一个LUT构成。Altera大多数FPGA将10个LE有机地组合在一起，构成更大的功能单元——逻辑阵列模块（LAB，Logic Array Block），LAB中除了LE还包含LE之间的进位链，LAB控制信号，局部互联线资源，LUT级联链，寄存器级联链等连线与控制资源
(LE是可编程逻辑单元，LAB是LE的有机组合)
Xilinx可编程逻辑单元叫Slice，它是由上下两个部分组成，每个部
分都由一个寄存器加一个LUT组成，被称为LC（Logic Cell，逻辑单元），两个LC之间有一些共用逻辑，可以完成LC之间的配合与级联。（下面的更在准确一点）
可编程逻辑单元叫 CLB（Configurable Logic Block，可配置逻辑块）它是最小的可编辑逻辑单元，每个 CLB 里包含两个逻辑片（Slice），每个 Slice 由 4 个查找表（LUT）、8 个触发器
(FF)和其他一些逻辑所组成的。

  • 基本的可编程逻辑单元就是LE和LC，然后10个LE构成一个LAB，2个slices构成一个CLB（LC是一个LUT+一个寄存器，但是Slice是4个LUT+8个寄存器）
  • 一般来说CLB是最小的逻辑单元。
    在这里插入图片描述

有关 Spartan-6 系列（ 6输入查找表（LUT））中的 3种Slices 的区别参考正点超越者P32。

  1. FPGA的基本结构：

    正点原子开拓者P33 包含不同厂商的比较；
    野火征途 P36 对内部结构更详细，但只介绍了Altera。

1.基本可编程逻辑单元，LE和LC；
2.用户可编程 I/O（User I/Os，也被简称为 IOE）FPGA 的 IOE 部分被划分为若干个组（Bank）
3.嵌入式块RAM。 嵌入式存储单元（Memory Bits，也被称为 Block RAM 或简称为 BRAM）
4.互连线资源（Interconnect）：布线资源连通 FPGA 内部的所有单元，而连线的长度 和工艺决定着信号在连线上的驱动能力和传输速度
5.底层嵌入功能单元，通用程度较高的嵌入式功能模块，比如PLL（Phase Locked Loop）、DLL（Delay Locked Loop）、DSP、CPU等。(正点)
嵌入式乘法单元（Embedded multiPlier 9-bit elements，也简称为 DSP 块）（野火）
这个概念比较笼统，大致理解即可。
Altera芯片集成的是PLL，Xilinx集成的是DLL
6.锁相环（Phase Lock Loop，PLL）野火教程中将PLL作为一类单独拿出来，而正点中作为底层嵌入式功能单元了。
7.（正点）内嵌专用硬核
这里的内嵌专用硬核与前面的底层嵌入单元是有区分的，这里讲的内嵌专用硬核主要指那些通用性相对较弱，不是所有FPGA器件都包含硬核。

嵌入式块RAM(正点开拓者)

FPGA内嵌的块RAM一般可配置为单口RAM，双口RAM，伪
双口RAM，CAM，FIFO等常用存储结构。(1)RAM。(2)ROM：FPGA中其实并没有专用的ROM硬件资源，实现ROM的思路是对RAM赋予初值。
（3）CAM： CAM，即内容地址存储器，CAM这种存储器在其每个存储单元都包含了一个内嵌的比较逻辑，写入CAM的数据会和其内部存储的每一个数据进行比较，并返回与端口数据相同的所有内部数据的地址。概括的讲，RAM是一种根据地址读，写数据的存储单元；而CAM和RAM恰恰相反，它返回的是端口数据相同的所有内部地址。 CAM的应用也十分广泛，比如在路由器中的交换表等。
除了块RAM，还可以灵活地将LUT配置成RAM，ROM，FIFO等存储结构，这种技术被称为分布式RAM。
相对于 LUT 构成的分布式 RAM（Distribute RAM，简称为 RAM），这种专用存储单元速度更快，容量更大，可以避免 LUT 资源的浪费，只有在 BRAM 资源不够时才不得不使用分布式 RAM。

SOC部分

  1. Cyclone V系列
    注意一下 Cyclone V，因为该系列包括 6 种
    型号，有只含逻辑的 E 型号、3.125-Gbps 收发器 GX 型号、5-Gbps 收发器 GT 型号，还有集成了基于双核
    ARM®的硬核处理器系统(HPS)的 SE、SX、STSoC 型号

  2. 硬核相比软核（包括软 CPU）还有一个优势，就是硬核不需要 FPGA开发软件进行编译和布局布线，所以完全不可能出现任何时序问题。

  3. SOC电源两部分(小梅哥AC540-序言)

Intel 的 SoC 使用了一个非常有实用价值的电源技术——FPGA 部分和 ARM 部分的供电电源是互相独立的。
其中任何一方即使不启动甚至断电，另一方依旧可以正常的工作。即使 ARM 部分不启动，FPGA 部分依旧可以作为一个完全独立的系统，通过 JTAG 或者 AS、PS 方式加载配置文件并运行。即如果不用到 HPS 部分，用户在使用 Intel SoC FPGA 时，可以完全将其当成一个独立的 FPGA 来使用。

两者可以通过互相给对方停电来降低功耗，也就是说给对方的电源输出控制脚发出一个控制电平，甚至在对方电源回路中增加一个功率 MOS 管，通过控制 MOS 管的通断来实现完全的电源关断。

电源方面没有上电和关电顺序要求，可以大大降低对外围电源的设计复杂度，降低成本，提高了产品的可靠性。

  1. SOC中ARM核
    Intel SOC 器件支持 ARM 公司 Cortex-A 系列的 AMP 功能，即双核可以同时运行 2 个相同或者不同的操作系统，也可以一个核心运行操作系统，另外一个核心运行裸跑模式。例如一个核心运行 UCOS II，一个核心运行裸跑程序。

  2. APU

在这里插入图片描述
APU 主要是由两个 ARM 处理器核组成的，每个都关联了一些可计算的单元：一个 NEONTM 媒体处理引擎（Media Processing Engine， MPE）和浮点单元（Floating Point Unit，FPU）；一个内存管理单元（Memory Management Unit， MMU）；和一个一级 cache 存储器（分为指令和数据两个部分）。 APU 里还有一个二级 cache 存储器，再往下还有片上存储器（On Chip Memory， OCM），这些是两个 ARM 处理器共用的。最后，由一个一致性控制单元（Snoop Control Unit， SCU）在 ARM 核和二级 cache 及 OCM 存储器之间形成了桥连接，用来保持双核之间的数据Cache的一致性。第一个A9处理器写存储时，只是写在了缓存里，没有进主存， 如果第二个A9读操作，涉及到第一个写脏了的数据段， SCU要保证第二个A9的缓存里是最新的数据。 如果第二个A9写同样数据段的数据，需要在第一个中体现出写的内容。 SCU的存在，才使得两个核成互相联系的“双核”，才能成为MPsoc。 SCU 还部分负责与 PL 对接，图中没有标出这个接口。

Zynq7000术语详解，不懂啥是PL，PS，APU，SCU？那就进来看看吧

MCU MPU APU
在这个位置上的处理器， 还有各种其他的叫法， 有MCU （微控制器处理单元Microcontroller Unit）， MPU （微处理器单元Microprocessor Unit），等等。 MCU这个叫法，暗示了处理器功能不强，只能搞搞输入输出控制啊，写个小状态机啊， 一般都是8位机。 MPU呢，就更先进了一些，成prcessor了，这意味着处理器通常是32位的， 能干点计算的事。 但是， 有一个micro词根在里面，说明干的是小活， 通常没有正式的和全尺寸的操作系统， 通常没有内存管理单元MMU。 ARM 的Cortex-M系列是干这类活的。
APU， 带了Application这个词， 意味着在上面可以跑应用程序， 暗示着这个系统是需要全尺寸的操作系统的，和现在炙手可热的应用商店app store 遥相呼应。
APU里面具体包含的内容嘛，就是双ARM-CortexA9核，加上高速缓冲，DMA，定时器，中断控制，浮点和NEON协处理，硬件加速器一致性控制器ACP神马的。 也就是，处理器核心部分。

  1. ARM NEON架构

ARM NEON优化（一）——NEON简介及基本架构
NEON 技术是 ARM Cortex™-A 系列处理器的 128 位 SIMD（单指令，多数据）架构扩展，其本质上使用的是128位NEON SIMD寄存器，这意味着如果操作32位浮点数，可同时操作4个（变量可定义：float32x4_t）；如果操作 16 位整数（short），可同时操作 8 个（变量可定义：int16x8_t）；而如果操作 8 位整数，则可同时操作 16 个（变量可定义：int8x16_t）。

  1. 异构计算：
    异构计算综述

  2. Cyclone V SoC FPGA 提供 3 大类可选的类型。分别为：

    1. 具有基于 ARM 的 HPS 的 Cyclone V SE SoC FPGA。
    2. 具有基于ARM的HPS和3.125-Gbps收发器的Cyclone V SX SoC FPGA。
    3. 具有基于 ARM 的 HPS 和 5-Gbps 收发器的 Cyclone V ST SoC FPGA。
一只活蹦乱跳的大鲤鱼
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
FPGA验证学习（一）：SoC简介
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
03-26 1190
唉，裤子还没穿上，收到了通知实验室的FPGA原型验证少了点人，让我去投一下。我还没在舒适区待几分钟，而且安全这一块还有很多让我需要去学习的。人生啊。对芯片这一块确实不怎么了解，于是乎，这段时间没有写什么东西，都是在刷视频，迷茫。因为这个不知道怎么入手。到了今天乘着这个圣贤时刻，还是得起来干活，告诉自己别浮躁。然后看了一下才知道FPGA原型验证是处于芯片设计的流程，按照我的学习习惯，咱们进入任何的一个方向的时候，得先去对这个行业的整个线有个认识，知道自己处在了什么的位置。
学习笔记01：ASIC、FPGA、SOC设计流程比较
m0_49569653的博客
03-28 1726
此外，如果是前端修 timing 违例，一般会修的很快，但是会带来一个重大的问题，代码被前端修改后是否存在新的 bug，还需重新仿真确认，仿真会消耗掉数以月计的时间，所以除非万不得已，不会找前端修 timing。前者在写代码的过程中，具有极强的大局观，能够在书写 Verilog HDL、描述逻辑功能的同时，还能够兼顾逻辑综合、STA、 P&R、DFX、功耗分析等多方面因素，最终提供一份另其他环节的工程师都赏心悦目的代码。不同类型的芯片都不同的选择，如数字信号处理类芯片，偏好 MATLAB。
FPGA+SOC
weixin_45962327的博客
12-31 876
三种芯片：ASIC、FPGA、SoC
honev.blog.csdn.net
04-09 4606
ASIC，全称Application-Specific Integrated Circuit，即。它是一种根据特定应用需求而设计和定制的集成电路。ASIC芯片由电子设计自动化软件（EDA）工具进行设计，采用定制的硅片制造工艺生产。ASIC相对于通用的集成电路，具有更高的集成度、更低的功耗和更高的性能。它们被广泛应用于各种领域，如通信、计算机、汽车、工业控制、消费电子等。尽管ASIC的设计周期较长，灵活性较低，但可以实现更高的性能和功耗优化。
FPGA（可编程逻辑门阵列）芯片和SoC（系统片上集成电路）芯片区别
最新发布
GJZGRB的博客
08-14 415
FPGA芯片：FPGA是一种可编程的硬件设备，它的逻辑门和连接在制造后可以根据用户的需要进行编程和重新配置。FPGA提供了更大的定制化和灵活性，适用于特定的高度定制化应用，而SoC芯片更适合通用计算和嵌入式系统，具有更广泛的应用范围。一些SoC芯片专注于低功耗，适用于移动设备和电池供电的应用，而其他SoC芯片可能具有更高的性能，但功耗较高。- FPGA芯片：FPGA的性能通常取决于其硬件资源的配置和设计质量。- SoC芯片：SoC芯片通常具有固定的硬件资源和处理器核心，其性能由芯片设计和制造技术决定。
soc FPGA（一）
qq_48942961的博客
12-12 2400
基于小梅哥Altera SOC FPGA视频课程，基于Cyclone V SOC FPGA：https://www.bilibili.com/video/BV1dE411i7gN?from=search&seid=14910702332090064010&spm_id_from=333.337.0.0 背景知识扫盲 soc和sopc sopc：由fpga编程的cpu，具有灵活性，但浪费资源，频率不高 soc和sopc的区别：soc的arm不能用作fpga，sopc的可以， hps外设的
FPGA————————————FPGA
08-03
**FPGA——现场可编程门阵列** FPGA（Field-Programmable Gate Array）是一种集成电路，其内部结构由用户根据需求进行配置。不同于ASIC（Application-Specific Integrated Circuit）的固定功能，FPGA允许设计者在...
Actel推出业界功耗的FPGA系列——IGLOO
01-19
Actel 公司宣布推出业界功耗的现场可编程门阵列 (FPGA) -- IGLOO:trade_mark: 系列。这个以 Flash 为基础的产品系列的静态功耗为5µW，是接近竞争产品功耗的四分之一；与目前的PLD产品比较，更可延长便携式应用的...
soc.rar_FPGA soc_SOC
09-24
标题"soc.rar_FPGA soc_SOC"明确指出了这个压缩包文件主要涉及的是FPGA中的SOC设计和相关代码。FPGA SOC是将FPGA的灵活性与SOC的高效能整合，允许开发者在硬件层面进行定制化设计，以满足特定应用的需求。 描述中...
FPGA发展的下一个阶段——SoC
08-29
【FPGA发展的下一个阶段——SoC】 随着技术的飞速进步，FPGA（Field-Programmable Gate Array，现场可编程门阵列）在系统设计领域正经历着一次重大转型，朝着System-on-Chip（SoC）的方向发展。SoC是指在一个单一的...
基于SOC fpga的开发教程
10-08
SoC 芯片， 相较于传统的单一 ARM 处理器或 FPGA 芯片， Intel Cyclone V SoC FPGA 既拥有了 ARM 处理器灵活高效的数据运算和事务处理能力， 同时又集成 了 FPGA 的高速并行处理优势， 同时， 基于两者独特的片上互联结构， 使用时 可以将 FPGA 上的通用逻辑资源经过配置，映射为 ARM 处理器的一个或多个 具有特定功能的外设。
基于FPGA的SOC设计与实现
08-28
本文通过对基于ARM7的SOC系统的设计，介绍了一种Flash结构的FPGA器件及其片上系统的设计方法，进而给出了两种验证该片上系统准确性的方法，通过实际验证，该系统不仅能准确进行片外存储器的擦写，而且可以准确进行外设接口的读写的操作，由此验证了设计的准确性。
EDA/PLD中的Actel推出业界最低功耗的FPGA系列——IGLOO
12-06
Actel 公司宣布推出业界最低功耗的现场可编程门阵列 (FPGA) -- IGLOO:trade_mark: 系列。这个以 Flash 为基础的产品系列的静态功耗为5µW，是最接近竞争产品功耗的四分之一；与目前领先的PLD产品比较，更可延长便携...
SOC FPGA介绍及开发设计流程
STATEABC的博客
07-25 3655
SOC FPGA是在FPGA架构中集成了基于ARM的硬核处理器系统(HPS)，包括处理器、外设和存储器控制器。相较于传统的仅有ARM处理器或 FPGA 的嵌入式芯片，SOC FPGA既拥有ARM处理器灵活高效的数据运算和事务处理能力，又拥有FPGA的高速并行数据处理优势。同时，基于两者独特的片上互联结构，在使用时可以将 FPGA 上的通用逻辑资源经过配置，映射为ARM处理器的一个或多个具有特定功能的外设，并通过高达128位位宽的AXI高速总线进行通信以完成控制命令和高速数据的交互。
FPGA和SoC、DSP概念 区别详解
weixin_42952472的博客
07-29 1万+
FPGA FPGA(Field -Programmable Gate Array),即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专门集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，有克服了原有可编程器件门电路数有限的缺点。 SoC 一般来说，SoC称为系统级芯片，也有称为片上系统。是指一个将计算机或其他电子系统集成单一芯片的集成电路。系统芯片可以处理数字信号、模拟信号、混合信号甚至更高频率的信号。系统芯片常常应用在嵌入式系统中。
ASIC、FPGA、SoC、SoPC、SoC FPGA、MCU区别与联系
weixin_43428468的博客
01-16 935
FPGA属于一种半定制IC，通过编程配置逻辑资源（CLB、IOB、switch等），以实现不同的功能。由于其可擦写带来的配置灵活性，可用于ASIC设计的原型验证和软件开发，以及在无需批量生产且对性能要求不高的领域作为ASIC替代品。FPGA实现的SoC。即将SoC的软核设计经过综合及实现后，通过写入bitstream完成配置的FPGA。此FPGA可灵活编程，但时钟主频不及ASIC实现的SoC。劣势为开发周期长、成本高。集成处理器、协处理器、存储器（RAM、ROM）、外设控制器等组件，内部通过片上总线通信。
SoC FPGA
weixin_40723768的博客
11-30 675
SoC FPGA 开发
SoC FPGA 的基本概念
热门推荐
跑得动就不要歇着
01-07 1万+
国内学习FPGA的就服小梅哥，他的产品以及开源程序，非常适合新手入门和慢慢成长。下面介绍一下关于SoC FPGA的基本概念和学习方法： SoC的定义多种多样，由于其内涵丰富、应用范围广，很难给出准确定义。一般说来， SoC称为系统级芯片，也有称片上系统，意指它是一个产品，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。同时它又是一种技术，用以实现从确定系统功能开始，到软/硬件...
简谈CPU、MCU、FPGA、SoC芯片异同之处
05-22 5959
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。 今天和大侠简单聊一聊CPU、MCU、FPGA、SoC这些芯片异同之处，话不多说，上货。 目前世界上有两种文明，一种是人类社会组成的的碳基文明，一种是各种芯片组成的硅基文明——因为几乎所有的芯片都是以单晶硅为原料制作的，芯片系统的总数比人类的数量还多出数十上百倍。芯片大家族里面也分各种不同类型的芯片，从古老的用电子管堆出来的成吨的逻辑门到现在的超
VIVADO工程与FPGA基础教程——Artix FPGA入门
这篇文档的标题与正泰NM1塑壳断路器的选型样本有关，但实际内容却涉及到了FPGA（Field-Programmable Gate Array）的基础知识，特别是针对Artix系列FPGA的开发和学习。描述中提到，本章总结了如何创建VIVADO工程以及...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值