electron的博客

之前一直觉得行为仿真和功能仿真是一个东东，今天查了下才有点明白。FPGA学习-RTL行为级仿真、综合后门级功能仿真和时序仿真的区别行为仿真写完设计源文件（.V或.VHDL）、tb文件之后，不综合，直接进行仿真，比如在vivado中，写完文件就是直接执行了了behavior仿真还没有综合，所以只是考虑了我们的HDL描述的功能是否符合设计要求，不考虑电路门延迟和线延迟。功能仿真这是综合之后进行的仿真。综合后门级功能仿真。绝大多数的综合工具除了可以输出一个标准网表文件以外，还可以输出Verilog

Verilog语法——操作符“&”单目运算符 &这里介绍一种特殊的用法，也就是&作为单目运算符：Verilog 递减运算符（缩减运算符）（Reduction operators），以及$display系统函数 ModelSim 仿真4 “&”操作符-FPGA笔试精解“&”操作符有两种用途，既可以作为单目操作符，也可以作为二目操作符：当“&” 作为单目操作符时， 是“缩位与”“&”和“&&”在硬件中的区别Verilog中

32个BUFG，上下各16个，划分为Clock Region，每个块的时钟就是BUFR。BUFG可以通过Clock Backbone到达任意一个Clock Region，以及通过HROW到达Clock Region内部的每个时钟单元，路径延时低。当使用逻辑资源多时，必须使用BUFG，少的时候可以用BUFR。BUFH只能通过HROW在左右相邻的时钟域工作。BUFMR可以工作在相邻的时钟区域。CC是时钟管脚。BANK34SRCC 只能作用于本时钟区域，MRCC能作用于相邻的时钟区域，引脚分为P

目录SocKit系列文章资料汇总名词SocKit系列文章开发环境搭建资料汇总官方资料汇总SoCKit资料汇总学习路线（虽然是DE1的 板子）其他平台资料第2期软件篇：【2】FPGA开发环境搭建2_ QuartusII安装和配置名词HDSHPS基本概念及其设计Linux BSP(linux)BSP(板上支持包)概述GHRDGolden Hardware Reference Design，黄金硬件参考设计。GHRD 是 Golden Hardwar

新建工程新建文件夹如下。建立完工程之后，新建.v文件，module flow_led( input sys_clk , //系统时钟 input sys_rst_n, //系统复位，低电平有效 output reg [3:0] led //4个LED灯 6 ); //reg define reg [23:0] counter; //*****************************************************

Quartus II 13.1安装Quartus-II 13.1 详细安装、注册、配置步骤破解不过在教程中没有提到，破解时需要将下图位置的路径改好。设置编译结束不提示信息第2期软件篇：【2】FPGA开发环境搭建2_ QuartusII安装和配置在默认情况下，每当 Quartus软件完成分析综合或者编译后，都会弹出一个完成的确认对话框（如图所示），该对话框对我们来说意义并不大，因此可以关闭掉该提示信息，这样编译完成后就不会再弹出该窗口了。如下图：Quartus与VSCode联合...

SOPC在 SoC FPGA 技术推出之前，各大 FPGA 厂家已经推广了十多年的 SOPC技术。从架构角度来说，SOPC 和 SoC FPGA 是统一的，都是使用 FPGA 和 CPU共同完成系统的设计。但是与 SoC FPGA 不相同的是，SOPC 是在单纯的 FPGA芯片上使用 FPGA 的可编程逻辑资源和嵌入式存储器资源搭建一个软核 CPU 系统，由该软核 CPU 实现所需处理器的完整功能，该 CPU 是由 FPGA 通用逻辑资源和存储器通过配置实现的，其本质依旧只是一个复杂的 FPGA 设计模

FPGA相关概念FPGA与CPLD的区别： 正点原子开拓者 P32FPGA 基于SRAM编程（任意次数），CPLD基于EEPROM或FLASH存储器编程CPLD主体结构是与或阵列，FPGA是查找表+寄存器。查找表完成纯组合逻辑功能。CPLD组合逻辑更强，FPGA时序逻辑。（正点原子超越者更详细介绍了这几类P27）FPGA的基本组成单元LUT，以及三种核的概念Altera—>逻辑阵列块（Logic Array Block，LAB）：每个 LAB 由 16 个 LE（Lo

目录简介Block Diagram/Schematic File 即.bdf文件开发。设计步骤简介这是官方文档My_First_Fpga中介绍的开发工作。这个文档会假设读者具有一些基础。新建工程时选择的型号Block Diagram/Schematic File 即.bdf文件开发。基于DE0的FPGA电路开发入门实验（多个实例）[D-III] DE1-SOC 中FPGA的流水灯如何把HDL文件，转成原理图Symbol等quartus基本操作FPGA的开发方式有多种，原理图

具体详细步骤参考官方说明文档my_first_fpga。在此记录下载时遇到的坑。下载程序SoCKit下载程序也就是说，作为一个SOC平台，必须要先FPGA，再HPS，这样下载才可以下载进去。而且顺序必须如此。但是原因是什么呢 ，只能这样才能下载吗？？？不是的，其实在官方文档SOCKit_User _Manual中提到过，如下图因为SOC平台中既有FPGA，又有HPS，同时板子上还有HSMC（这里还不是很懂为什么要把HSMC也放到这里作为一类，没有接触过HSMC接口HSMC接口简介）所以板