verilog/sv实现具体功能
limanjihe
这个作者很懒,什么都没留下…
展开
-
同步器
同步器一、RTL代码/**********************************************************程序名称:同步器简要说明:异步输入脉冲宽度小于时钟周期的信号,输出一个时钟周期的同步脉冲信号编写:武书肖最后更新:2015年4月12日星期日***************************转载 2016-08-23 20:17:23 · 1118 阅读 · 0 评论 -
八位串行乘法器的Verilog测试文件和DO文件
串行乘法器的Verilog文档在 http://blog.csdn.net/fantasy_wxe/article/details/6787055点击打开链接 中介绍的很明确,不在赘述。测试文档module multi_CX_tb; // Inputsreg clk; reg [7:0] x; reg [7:0] y; //reg [1:0] state; // O原创 2015-05-19 00:14:16 · 5930 阅读 · 0 评论 -
三种同步FIFO的实现方法(verilog实现)
1.Verilog整理笔记之FIFO篇2.FIFO, verilog用verilog实现两种同步FIFO的方法,非常适合初学者理解时序的控制过程和方法! 理解了这个东西,很多verilog 的实现方法和思想你会有一个深入的理解的! 慢慢积累呀! //16*16 fifo// //方法1module fifo(clock,reset,read,write,fifo_in,fifo_out,fi转载 2015-11-18 17:52:21 · 48863 阅读 · 10 评论 -
利用Verilog HDL实现万年历
利用Verilog HDL实现万年历by:limanjihe 1. 功能要求: 能够显示年月日,星期,时分秒,并且实现闰年的自动调整。覆盖率不低于90%,且能通过DC**综合**。2. 设置的输入的功能: 显示的时间范围为1900年1月1日——2200年12月31日,能实现闰年的自动调整以及月份的调整; 3. 源程序Code: `timescale 10原创 2015-07-18 14:13:47 · 15154 阅读 · 8 评论 -
verilog 捕捉上升沿下降沿
捕捉btn的下降沿module( in , out , clk , rst_n)input in;input clk;input rst_n;output out;reg btn1;reg btn2;always @(posedge clk or negedge rst_n) if(!rst_n) begin btn1原创 2016-08-29 23:52:00 · 19754 阅读 · 0 评论 -
边沿检测和异步复位
reference : http://www.cnblogs.com/funny-xiaomao/archive/2012/06/20/2556202.html最近要应付考试,还要准备六级,学FPGA的时间自然就少了。考完六级就好了,不过貌似这次可能又过不了了。这几天做了下边沿检测和异步复位同步释放的实验。突然觉得那么不好理解的东西现在觉得还蛮有意思的。 边沿检测。以前做按键消抖转载 2016-09-01 11:04:09 · 1026 阅读 · 0 评论 -
基于FPGA的CRC校验码生成器
reference: http://www.cnblogs.com/BitArt/archive/2012/12/26/2833100.html1.概述 CRC即Cyclic Redundancy Check,循环冗余校验,是一种数字通信中的常用信道编码技术。其特征是信息段和校验字段的长度可以任意选定。2.CRC校验的基本原理: CRC码是由两部分组成的,前部分转载 2016-08-31 17:44:14 · 12842 阅读 · 4 评论 -
FPGA产生基于LFSR的伪随机数
reference: http://www.cnblogs.com/BitArt/archive/2012/12/22/2827005.html1.概念 通过一定的算法对事先选定的随机种子(seed)做一定的运算可以得到一组人工生成的周期序列,在这组序列中以相同的概率选取其中一个数字,该数字称作伪随机数,由于所选数字并不具有完全的随机性,但是从实用的角度而言,其随机程度已足够转载 2016-09-01 16:31:10 · 5918 阅读 · 1 评论 -
对BOOTH乘法器的理解
reference : http://chengcheng198897.blog.163.com/blog/static/198067355201263033911246/在微处理器芯片中,乘法器是进行数字信号处理的核心,同时也是微处理器中进行数据处理的关键部件。乘法器完成一次操作的周期基本上决定了微处理器的主频。乘法器的速度和面积优化对于整个CPU的性能来说是非常重要的。原创 2016-09-02 16:55:03 · 15324 阅读 · 3 评论