limanjihe的专栏

点滴积累

verilog 捕捉上升沿下降沿


捕捉btn的下降沿

module( in , out , clk , rst_n)

input in;

input clk;

input rst_n;

output out;


reg btn1;

reg btn2;


always @(posedge clk or negedge rst_n)  
  if(!rst_n) begin
    btn1 <= 1'b0;
    btn2 <= 1'b0;
   end
  else begin
    btn1  <= in;
    btn2  <= btn1;    
   end

wire out = ~btn1& btn2;      //检测下降沿

endmodule


@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@

module( in , out , clk , rst_n)

input in;

input clk;

input rst_n;

output out;


reg btn1;

reg btn2;


always @(posedge clk or negedge rst_n)  
  if(!rst_n) begin
    btn1 <= 1'b1;
    btn2 <= 1'b1;
   end
  else begin
    btn1  <= in;
    btn2  <= btn1;    
   end


wirt out = btn1& ~btn2;  //检测上升沿

endmodule



阅读更多
版权声明:本文为博主原创文章,未经博主允许不得转载。 https://blog.csdn.net/limanjihe/article/details/52357770
上一篇记一次GIT的安装过程
下一篇基础笔试(1)
想对作者说点什么? 我来说一句

没有更多推荐了,返回首页

关闭
关闭