Xilinx ISE使用流程（从新建项目到仿真执行）－之一

lishengbo

已于 2022-09-05 22:45:33 修改

阅读量5.2w

点赞数 31

分类专栏：电路/硬件设计文章标签： Xilinx ISE使用 FPGA VHDL仿真 Xilinx仿真 Xilinx ISE使用流程

于 2016-04-10 17:29:40 首次发布

本文链接：https://blog.csdn.net/lishengbo/article/details/51113794

版权

这篇博客主要介绍了如何使用Xilinx ISE进行FPGA设计，从新建项目到VHDL仿真的详细步骤。作者以《Xilinx FPGA数字设计》一书为例，引导初学者掌握Xilinx ISE工具，包括设置项目参数、添加源代码、综合及仿真验证。通过一个简单的门电路设计，展示了VHDL模块创建和测试 bench 的过程，验证了设计的正确性。

摘要由CSDN通过智能技术生成

最近在忙着做毕业设计（计算机专业，非电子专业），从小就喜欢电子技术，但由于之前没有接触过FPGA，所以特意跑书店买了一本《Xilinx FPGA数字设计》一书，这本书同时用VHDL和Verilog HDL两种语言讲解，使用的示例非常简洁明了，是一本非常适合入门的图。我在学习VHDL的时候，发现网上资料很少，所有决定把自己所学的知识和心得分享给广大网友，以便初学FPGA的同学们可以快速掌握Xilinx ISE工具的应用。

注意：阅读本篇文章需要数字电路和C语言等语言基础，本篇文章的代码示例出自《Xilinx FPGA数字设计》，请大家尊重版权。我使用的Xilinx版本为ISE 14.2。

1、新建项目

单击File->New Project，弹出New Project Wizard向导界面。在Namel一栏中输入gate，location目录选择D:\vhdl\simple1\gate，working Directory选择D:\vhdl\simple1\gate，Top-level source type:选择HDL，即硬件描述语言

单击Next，选择芯片型号和封装等，其中，芯片大家可以选择自己喜欢的，Synthesis Tool（综合工具）选择XST (VHDL/Verilog)，Simluator(仿真工具)选择ISim (VHDL/Verilog)，当然你也可以选择Modesim工具，Preferred Language（偏好语言）选择VHDL，VHDL Source Analysis Standard（VHDL语言分析标准）选择VHDL-200X