- 博客(59)
- 资源 (11)
- 收藏
- 关注
RSS订阅原创 EMC学习笔记5——辐射骚扰发射
消除电磁骚扰的思路：1.找到电子设备中隐藏的天线，然后控制这些天线的电磁辐射2.消除天线的驱动电压或者电流3.降低天线的辐射效率。电磁骚扰必须借助天线。天线是讲电压、电流能量转换成电磁波的器件。一个闭合回路就是一个天线，他依靠电路中的电流来产生电磁波。两个导体之间事假一个电压也构成了一个天线，他依靠电压来产生电磁波。
2024-08-16 14:04:00
449
原创 EMC学习笔记3——骚扰源的特征
识别骚扰源的关键是：有没有电压、电流的突变，如果有突变就有骚扰源。骚扰的强度与电压、电流的变化率有关。变化率越高，骚扰源越强。
2024-08-16 10:46:16
360
原创 EMC学习笔记2——电磁兼容问题分析
分析一个电磁兼容问题一般从三方面入手，分别是骚扰源、敏感源、耦合路径。解决掉其中一个问题，就能解决大部分的电磁兼容问题。例如：当骚扰源是雷电时，敏感源是电子线路时，我们需要消除的就是耦合电路。耦合路径就是将敏感源和骚扰源连接在一起的路径。耦合路径：骚扰源将能量耦合到敏感源的路径，耦合路径最难判定，但有些情况下只能通过消除耦合路径来改善EMC问题。
2024-08-15 17:26:11
227
原创 Xilinx FPGA——ISE时序约束“建立时间不满足”问题解决记录
最近使用赛灵思的FPGA设计项目时，出现时序约束失效问题。点进去发现如下：一个始终约束没有生效，有多处报错。
2023-12-07 15:36:05
2016
2
原创 Xilinx FPGA——ISE的UCF时序约束
时序约束是我们对FPGA设计的要求和期望，例如，我们希望FPGA设计可以工作在多快的时钟频率下等等。设计是要求系统中的每一个时钟都进行时序约束。
2023-11-30 14:52:00
1830
原创 整理笔记——MOS管、三极管、IGBT
在实际生活要控制点亮一个灯，例如家里的照明能，灯和电源之间就需要一个开关需要人为的打开和关闭。再设计电路板时，如果要使用MCU来控制一个灯的开关，通常会用mos管或是三极管来做这个开关元件。这样就可以通过MCU的信号来控制这个灯的开关和开关时间。灯只是一个示意，实际使用时可以替换为电机或是水泵等等。
2023-11-16 16:03:59
2421
原创 整理笔记——稳压直流电路知识
当压敏电阻两端的电压达到压敏电阻的参数值，压敏电阻会由高阻值变为低阻值，把两端的电压降低，从而保护与其并联的其它元器件不被高电压烧坏。例如：电路板供电电源为18V为了防止上电冲击等问题，电源电路中所选用的390KD10参数如下，可有效的防止电路被上电时的高压冲击所烧坏。全波整流电路完美的避免了半波整理电路电源利用率低的问题。时，电流通过顺序为:【A==>VD1==> RL==>VD3==>B】,负载上的电压方向为。时，电流通过顺序为:【B==>VD2==> RL==>VD4==>A】,负载上的电压方向为。
2023-11-08 17:08:12
1903
原创 整理笔记——0欧电阻、电感、磁珠
设计电路时，经常用到0欧电阻、电感、磁珠，这三个基础电子原件万用表量都是“短路”，这三者之间有什么区别？什么情况下用什么原件？
2023-11-02 17:34:21
1052
原创 整理笔记——二极管
二极管是一种由半导体材料制成的一种具有单向导电性能的电子元器件，二极管的核心是PN结。加在二极管两端的电压和通关的电流被成为，二极管的伏安特性曲线二极管的正向特性：起初正向电压较小时，正向电流几乎没有，称之为死区，此时二极管处于截止状态。当电压差超过截止电压（0.5V或者0.7V），电流随着电压上升，开始增加缓慢，随后急剧增大，二极管的电阻变小进入导通状态，此时电压变化较小。二极管的反向特性：起初反向电流很小，不随电压二变化，此时成为反向饱和电流；当方向电压达到二极管的反向击穿电压。
2023-10-10 15:57:44
347
原创 整理笔记——射频基础知识
射频（RF），表示可以辐射到空间的电磁频率，频率范围从300kHz～300GHz之间。每秒变化小于1000次的称为低频电流，大于10000次的称为，射频就是高频交流变化的电磁波。处理信号的与电路或元器件尺寸处于同一量级的电路成为。此时由于期间尺寸和导线的关系电路需用分布参数的相关理论处理。
2023-10-09 13:47:02
2820
1
原创 整理笔记——推挽输出、开漏输出
在使用MCU时，常看到配置IO口为推挽输出、开漏输出，以STM32为例，IO口有一下集中模式，单片机的内部电路简化图如下：1.推挽输出2.开漏输出3.复用推挽输出4.复用开漏输出。
2023-10-09 10:45:06
17180
4
原创 整理笔记——上拉电阻、下拉电阻
百度百科上的解释：上拉就是将不确定的信号通过一个电阻钳位在，电阻同时起限流作用。下拉同理，也是将不确定的信号通过一个电阻钳位在。上拉是对器件输入电流，下拉是输出电流；强弱只是上拉电阻的阻值不同，没有什么严格区分；对于非（或漏极）输出型电路（如普通）提供电流和电压的能力是有限的，上拉电阻的功能主要是为输出型电路输出电流通道。乍一看不是通俗易懂啊，下面是我简单的理解。
2023-10-08 16:28:14
5496
3
原创 整理笔记——示波器测量上电冲击、电源纹波方法
然后开关直流电源观察示波器上波形的变化如下：在示波器“测量光标“选项中选择类型”幅值“，信源：”CH1“，通过旋钮两处波形抖动的最低点和最高点之间相差2.6V。3、可以看到在上电瞬间电源变化了2.6V，2.6/20=0.13A，则上电的冲击电流位130mA。探头分别夹在供电电源的正负极上。然后，给电路板供电看到波形如下。1、用稳压电源给电路板供电，在正极上串联一个。可以看到，电源供电时，电源纹波大概有580mv。，显示带宽20MHZ，边沿触发，2、将示波器探头的两端。二、示波器测量电源纹波。
2023-09-12 10:09:23
2519
原创 FPGA通信——千兆网（UDP）软件设计
电路设计使用RTL8211EG， 硬件设计、焊接正常用网线链接电脑和电路板，看到本地链接的1Gbps，代表设备网卡正常工作。
2023-09-07 17:23:47
879
原创 FPGA通信——千兆网（RTL8211EG）硬件layout
RTL8211E/RTL8211EG只有一个用于模拟电源（AVDD33和AVDD12）和数字电源（DVDD33和DVDD12）的接地平面。PCB堆叠是影响产品EMC性能的主要因素，良好的堆叠可以非常有效地减少PCB上环路的辐射（差模发射）以及连接到板上的电缆的辐射（共模发射），另一方面，不良的叠加会大大增加这两种机制的辐射。隔离器（网络变压器）下方的平面区域应保持空白 ，空隙区域是为了使变压器感应噪声远离电源和系统接地平面。重要的是保持底盘GND和系统GND之间的间隙（图中的D），以获得更好的隔离。
2023-06-25 14:24:15
7744
2
原创 Linux学习——uboot入门
uboot是一个裸机程序，是一个，用于启动Linux 或者其他其他系统。uboot主要工作是初始化DDR，因为Linux是运行在DDR里的，Linux镜像（Zimage /ulmage）+设备树（.dtb）存放在SD、EMMC、NAND、SPI Flash等外置存储器中。Uboot需要将Linux镜像从外置Flash拷贝到DDR中，linux系统才能运行。
2022-09-28 15:23:02
4070
原创 Xilinx FPGA——ChipScope（硬件仿真 Core inserter方法）
类似Quartus II 的SignalTop在线调试，ISE也有这样的功能。一、防止变量被编译器优化的方法1、在变量声明时添加(* KEEP="TRUE" *)，告诉编译器此处不做优化(* KEEP="TRUE" *)reg [23:0] counter;2、生成bit流文件之前，设置程序保持层数化结构。二、创建ChipScope文件三、在线调试...
2022-05-27 14:50:50
720
原创 Xilinx FPGA——ISE软件使用
项目需求更换了XC6SLX9-3TQG144C ， Spartan6系列FPGA，需要使用ISE开发环境。
2022-05-25 09:32:00
7923
原创 整理笔记——差分线应用记录
一、什么是差分线、差分线的优点差分线是两条平行的、等长的走线，传输相位差180度的同一个信号，是一根传输“+信号”，一根传输“-信号”。两个信号相减得到2倍强度的有用信号。而两跟信号线上的干扰信号相减之后也就没了。差分线的优点 1、在相同电平的信号在，差分线的峰峰值是单端信号的2倍 2、在相同的电路环境中，单端走线参考电压基准是GND，对与外界的干扰对信号影响很大，导致它在走线上的干扰和回流路径中的干扰无法相互抵消； ...
2021-12-13 17:17:15
4638
原创 整理笔记——全差分放大器(FDA)的基本知识
为了获得最佳性能，用户必须在信号链上选择一个balun(平衡不平衡变换器），虽然这可能会导致某些应用中的耦合问题。然而，耦合问题并不是总是发生，特别是在某些需要DC分量的测试和测量应用中更是如此。全差分放大器 (FDA)是一种多用途的工具，它可以替代balun(或与它一同使用)的同时，并且提供多种优点。与传统的使用单端输出的放大器相比，电路设计人员在使用由FDA实现的全差分信号处理频谱分析仪时，能够增加电路对外部噪声的抗扰度，从而将动态范围加倍，并且。
2021-12-03 16:18:41
11753
4
原创 FPGA自学11——以太网通信
一、以太网简介 以太网（Ethernet）是当今最通用的通信协议标准，他规定了包括物理层的连线、电子信号、介质访问协议的内容。 优点：成本低、通信速率高、抗干扰性强 标准以太网：10Mbit/S 快速以太网：100Mbit/S 千兆以太网：1000Mbit/S1.1、以太网接口引脚编号 引脚名称 说明 Pin1 TX+ 发送数据+ （发送差分信...
2021-11-25 14:11:48
11436
原创 FPGA自学10——SPI总线操作
1、SPI总线简介 SPI是一种高速、全双工、同步的串行外围设备接口，相对IIC总线而言没有确认（应答）机制，数据可靠性上有一定缺陷。1.1、SPI物理层 SCK ：时钟信号线，用于同步 通信数据 MOSI ：主机输出引脚（从机输入） MISO：主机输入引脚（从机输出） \CS ：片选引脚SPI总线可实现一主机多从机的通信方式，示意图如下：1.2、SPI通信方式 SPI的通信方式是有CPOL（时钟极...
2021-11-16 13:34:13
900
原创 FPGA自学9——IIC总线操作EEPROM
1、IIC总线简介 IIC是集成电路总线，是一种两线式的串行总线，由SDA数据线、SCL时钟线构成的半双工通信方式。 标准模式：100kbit / s 快速模式：400kbit / s 高速模式：3.4Mbit / s1.1 IIC 总线的时序 IIC设备：闲置---->开始信号---->发送地址/应答---->发送数据/应答---->停止信号当数据线SDA 和时钟线SCL 都...
2021-10-22 11:55:38
1523
原创 FPGA自学8——UART功能使用
UART是单片机开发中最常用的串行通信接口之一，今天我用FPGA实现UART通信，感受一下FPGA与单片机之间的区别。 本次实验的功能：上位机通过USB转TTL工具向FPGA主板发送数据，主板收到后将数据返回到上位机。1、UART接收模块//串口接收模块module urat_recv ( input sys_clk, //系统时钟 input sys_rst_n, ...
2021-10-21 14:28:59
1734
4
原创 FPGA自学7——FIFO读写
FIFO（先进先出），FPGA应用中可用作两个不同时钟频率的模块通信 、两个不同位宽模块之间的通信、数据缓存等。1、使用IP核创建FIFI模块2、FIFO配置...
2021-10-20 15:36:19
558
原创 FPGA自学6——RAM读写
1、RAM内容回顾RAM（随机存取存储器），他可以随时把数据写入任一指定地址，也可随时从任一指定地址读出数据，其读写速度是由时钟频率决定的。 RAM分为SRAM(静态存储器) 速度快 、操作时序简单 、容量小、 成本高 DRAM(动态存储器) 速度相对SRAM慢、操作时序复杂 、容量大，成本低 2、FPGA中的RAM FPGA的片内存储器是SRAM的一种，主要用来存放程序执行过程中产生的中间数据、运算结果等信...
2021-10-20 11:14:05
13937
2
原创 FPGA自学5——PLL锁相环
1、PLL锁相环简介PLL锁相环是一种反馈控制电路，其利用外部输入的参考信号，在环路内部震荡信号的频率和相位。 PLL锁相环类似单片机的系统时钟树，只不过FPGA编程中系统时钟树要自己生成。 Quartus II软件提供了锁相环的IP核，可对时钟网络进行以下操作：时钟倍频、时钟分频、相位偏移、调节占空比。2、Quartus II创建锁相环3、根据项目要求生成4路输出信号其中...
2021-10-19 15:16:44
703
原创 FPGA自学4—— Modelsim仿真软件使用
Modelsim是一款仿真软件，可对VHDL 和Verilog HDL两种语言进行混合仿真。 前仿真：功能仿真，不考虑门电路延时与线延时，主要是验证电路与理想情况是否一致。 后仿真：时序仿真（布线后仿真），电路在实际应用中的工作仿真，考虑门电路延时与线延时，能反映芯片的实际工作情况。1、关联Quartus II 和Modelsim 软件打开QuartusII 软件关联modlesim软件配置工程仿真软件...
2021-10-19 11:28:16
5598
原创 FPGA自学3—— SignalTop II仿真调试
SignalTop II是Quartus II集成的调试工具，可以捕获和显示实时信号，调试过程中可做仿真调试，代替逻辑分析仪/示波器的部分功能。1、打开工程，打开SignalTop II界面2、添加要观察的量3、配置调试工具4、下载程序到电路板5、开始调试6、调试仿真...
2021-10-19 09:51:31
580
原创 FPGA自学2——Quartus II 基本应用
1、打开Quartus II 13.1 (64-bit)软件2、新建工程3、选择工程路径和文件名4、选择硬件所用的芯片5、新建Verilog HDL文件6、输入代码注意：这里的模块名称和文件名称要保持一致7、配置引脚注意：这里的引脚要与硬件连接保持一致8、编译工程如果编译时出现如下报错，那是软件注册问题，Current license file does not support the EP4CE...
2021-10-18 14:22:43
2417
Fully Automatic SMD Pick & Place Machine 全自动贴片机 用户手册
2022-03-31
OPPO网站 HTML +CSS
2018-04-19
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人