关于xilinx中chipscope对输入引脚数据的抓取

菜鸟一枚，刚刚开始学习xilinx，之前没有FPGA的经历，不正之处，批评指出。

对于xilinx的硬件结构还是比较陌生的，同样对chipscope的使用也是相当的机械，今天分享一下关于抓取输入引脚的使用心得。也当做自己的记录。

创建好chipscope了，想获取输入信号的数据，发现并没有输入信号的选择项，警告提示：输入信号不完整。 这里是缺少了IBUFG的原因，我们设置一个reg变量，把这个输入引脚信号赋给设置好的reg变量，也就相当于自动添加了IBUFG缓存器。 另外，还需注意，添加完之后。下一步，就是编译一遍自己写好的程序(发现如果不编译的话，仍然没有选择项)，然后在回到chipscope就可以添加选项了。