![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字后端综合
文章平均质量分 79
little_ox
这个作者很懒,什么都没留下…
展开
-
DC综合基础知识学习
逻辑综合:综合就是将设计的原始逻辑转换为可大规模实现并能够完成预期功能的器件的这一过程。简述:将RTL代码转换为门级网表的过程综合的优点(1)能够提高代码可重复性(可以通过使用参数化代码、构建好的逻辑块、重新定位新的库等手段达到目的)(2)能够提升工作效率,(不需要人为的对器件进行连线)(3)可验证性(4)可以更加抽象逻辑综合是由约束来驱动的(1)环境约束:PVT、线负载模型、模式(2)规则约束:面积、扇出、驱动、负载(3)时序约束:ASIC设计流程综合是基于路径的时序路径共原创 2021-08-10 11:01:50 · 2754 阅读 · 0 评论 -
数字IC笔试题目总结学习
数字IC笔试题目总结学习根据电路写出对应verilogD触发器在clk上升沿到来时,Q=D。在做这道题目是,我对于反馈哪里一直不理解。其实主要是观测D触发器输入端D的情况。在这个题目中D有两个输入,分别为A和B。再看反馈哪里,当B被选择输出时,其实Q端输出通过反馈输出不变。因此代码可以写为always @(posedge clk or negedge reset)begin if(!reset) b <= 1'b0; else if(ctrl) //当ctrl为1时 输出为c原创 2021-07-21 12:03:38 · 590 阅读 · 1 评论 -
Data Setup篇
来源:公众号[数字IC剑指offer]整个数字后端可以围绕着后端flow:data setup、floorplan、placement、cts、routing、DFM、DRC/LVS、ECO展开,所以我自己也是分块整理了各个部分的高频问题,一共400题,只要记住这400题,然后完整地跑一个demo的后端,基本上后端面试压根难不倒大家。由于实验室PR工具是ICC,所以我这边整理的内容里面涉及到命令相关的一般都是ICC的,如果是用ICC2或者Innovus的,命令有所不同,但是知识点是可以类推。如果实验室工转载 2021-07-21 09:40:27 · 1300 阅读 · 1 评论 -
input_delay和output_delay分析
1. input delay(1) input delay max:Therefore:(2) input delay min:Therefore:2. output delay(1) output delay max:Therefore:(2) output delay min:Therefore参考来源原创 2021-07-01 11:48:49 · 668 阅读 · 0 评论 -
静态时序分析知识点
1、 什么是STA?静态时序分析,不需要动态仿真2、 什么是setup time ?在时钟边沿到来之前数据稳定的时间3、 什么是hold time ?在时钟边沿到来之后数据保持稳定的时间4、 什么是arrival time ?在 data path上数据到达的时间5、 什么是required time ?在clock path上时钟到达的时间6、 什么是slack ?required time和arrival time之间的差7、 STA中有哪些data path?inp原创 2021-07-01 11:27:00 · 3004 阅读 · 0 评论 -
DC设计中的约束(Assignments或Constraints)
设计中常用的约束时序约束:主要用于规范设计的时序行为,表达设计者期望满足的时序条件,指导综合和布局布线阶段的优化算法。区域与位置约束:主要用于指定芯片I/O引脚位置以及指导实现工具在芯片特定的物理区域进行布局布线。其他约束:泛指目标芯片型号、接口位置,电气特性等约束属性。时序约束的主要作用提高设计的工作频率通过附加时序约束可以控制逻辑的综合、映射、布局和布线,以**减少逻辑和布线延时,从而提高工作频率**。获得正确的时序分析报告静态时序分析和动态时序分析静态时序分析则是通过分析每个原创 2021-07-01 10:08:17 · 2398 阅读 · 0 评论 -
DC综合简介
一、DC综合简介1.1 什么是综合?概括地说:综合就是把行为级的RTL代码在工艺、面积、时序等约束下转换成对应的门级网表。综合是使用软件的方法来设计硬件,然后将门级电路实现与优化的工作留给综合工具的一种设计方法。它是根据一个系统逻辑功能与性能的要求,在一个包含众多结构、功能、性能均已知的逻辑元件的单元库的支持下,寻找出一个逻辑网络结构的最佳实现方案。即实现在满足设计电路的功能、速度及面积等限制条件下,将行为级描述转化为指定的技术库中单元电路的连接。综合主要包括三个阶段:转换(translation)原创 2021-06-29 20:05:27 · 8290 阅读 · 0 评论