OFDM中preamble的短训练序列和长训练序列作用

接收到的数据经过粗定时,采样时钟调整,帧到达检测,帧定时,载波同步后得到同步后的数据。
帧到达检测,是基于短训练字的能量检测算法。判决时要计算数据前后相关和自相关的值。
帧定时,是基于长训练字的能量检测算法,用于确定数据的准确位置。
帧定时要在帧到达检测的基础上才能完成。先使用一系列短训练字进行帧到达检测,再用长训练字进行帧定时是为了能够准确确定FFT窗口的起始位置。

在802.11a(也就是OFDM的一个版本)作为例子,前导分成两个部分,SFD和LFD,即短训练序列和长训练序列。短训练序列用来做帧同步以及频率同步的,首先帧同步就是发现一个帧的到来,或者说是找到一个帧的开头。
在SFD中,其首先重复发送10次同样的序列,然后接收方采用自相关的方法识别(简单理解就是第二个序列和第一个序列做相关,如果完全相同就是一个峰值,PS:也可以采用互相关,但是在802.11a中选择的是自相关,互相关在时延扩展较大的情况下容易产生误识别)。本地一直做自相关,如果能识别到1个尖峰,那么就意味着识别到一个数据帧的到达。同时,其利用SFD的相关值做频率同步,即本身没有频率偏差的时候,其已知一个相关值(该值是前面10个相关的总和,且没有频率偏差),然后实际做相关的时候,又得到一个相关值(这个时候有频率偏差),通过这两个值相除加上一些三角运算就可以得出所需要的频率偏差,从而做频率修正。
在LFD的时候,实际上是对于这一块频率修正做细化,LFD只有一个长序列并且发送一次,用所有子载波进行发送,然后接收方利用互相关进行计算频率偏差,从而修正。**同时相关还可以做信道系数的检测,原理还是实际相关值/理想相关值获得的就是信道衰落的一个系数,这里就可以避免将噪声带入来求信道系数,也是由于信号与噪声相关不上才可以利用的一个性质,即相关值为0。(系数用作信道均衡对抗深衰落)**至于代码可以直接翻matlab的help里面有一份802.11a的基带的simulink的代码,应该在R2009a的版本以后都有,不过其没有SFD,仅仅包含LFD而已。
根据之前所述,物理层协议数据单元(PPDU)帧结构中,IEEE 802.11a标准定义了短训练序列的结构和数值。

短训练序列的主要用途是进行信号检测、自动增益控制(AGC)、符号定时和粗频率偏差估计。

它包括10个重复的符号,每个长度800ns。从频域来看,这些短训练序列数据占用每个OFDM符号(52个非零子载波)中的12个(载波间隔是正常符号的4倍)。 如果用-26~26来标识非零子载波,那么短训练序列使用的子载波序号为: {-24,-20,-16,-12,-8,-4,4,8,12,16,20,24}。

从时域上来看,帧结构在短训练序列之后是长训练序列,其长度为8us,其中包括二个有效OFDM符号的长度(每个3.2us)和一个长型保护间隔的长度(1.6us)。
长训练序列主要用于精确的频率偏差估计和信道估计。从频域来看,场训练序列符号与政策OFDM符号一样由53(包括直流处一个取“0”值的空符号)个子载波组成,分别占据从-26~26的子信道。

  • 5
    点赞
  • 47
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
### 回答1: 我可以回答你的问题。OFDM训练序列可以通过Verilog进行实现。OFDM(正交频分复用)技术可以实现在无线通信的高速数据传输,其训练序列可以用于信道估计和同步,以保证通信质量。Verilog是一种硬件描述语言,可以用于数字电路的设计和仿真,用Verilog实现OFDM训练序列可以实现高速的信号处理和通信。 ### 回答2: OFDM(正交频分复用)是一种高效的调制与多址接入技术,其在通信广泛应用。其训练序列(LTS)在OFDM系统起到了同步和频率偏移补偿的作用。现在要用Verilog语言实现OFDM训练序列。 Verilog是一种硬件描述语言,用于设计和实现数字电路。我们可以通过编写Verilog代码来描述OFDM训练序列的功能和行为。 首先,需要引入一些基础模块,如时钟模块和FFT(快速傅里叶变换)模块。时钟模块可用于生成时钟信号,以确保数据在正确的时间点传输。FFT模块是实现OFDM的关键组件,用于将时域信号转换为频域信号。 接下来,需要定义训练序列的各个参数,如载波频率、采样率、子载波数量等。这些参数将用于计算和生成训练序列。 在实现OFDM训练序列时,需要考虑数据的调制方法和传输方式。常见的调制方法包括BPSK、QPSK和16QAM等。根据需求,选择合适的调制方法,并将调制后的数据映射到子载波上。接下来,通过FFT模块将子载波映射到频域。 实现完成后,需要进行仿真和验证。使用Verilog仿真工具,可以模拟OFDM训练序列的传输过程,检查数据的正确性和系统的性能。 总结起来,通过编写Verilog代码,结合时钟模块、FFT模块等基础模块,可以实现OFDM训练序列。该实现需要考虑调制方法、FFT转换等关键环节,并进行仿真和验证,以确保系统的正确性和性能。 ### 回答3: OFDM(正交频分复用)是一种在无线通信系统常用的调制技术。训练序列(Long Training Sequence)是OFDM调制的重要组成部分,用于频域等化和时钟同步。 Verilog是一种硬件描述语言,被广泛应用于数字电路设计与验证。要实现OFDM训练序列,可以通过编写Verilog代码来生成所需的序列。 首先,我们需要定义训练序列的特性和参数。根据OFDM标准,训练序列通常由特定的连续复杂数值组成。在Verilog,可以使用复数数据类型来表示这些数值,并在代码声明相应的变量。 接下来,我们可以使用for循环结构来生成训练序列的每个复杂数值。在循环,我们可以根据OFDM标准的算法或公式来计算每个复杂数的值。 在生成每个复杂数后,我们可以将其存储在一个数据存储器,以便后续使用。在Verilog,可以使用存储器模型(如RAM或ROM)来实现此功能。 在完成训练序列的生成之后,我们可以将其传递给其他模块或电路进行进一步的处理,如频域等化或时钟同步。 需要注意的是,实现OFDM训练序列的Verilog代码需要根据具体应用场景和所用的OFDM标准进行调整和优化。此外,还需要考虑时序、时钟和数据间的同步等问题,以确保生成的序列符合预期的要求。 总之,通过Verilog代码来实现OFDM训练序列可以为无线通信系统的设计和验证提供有力支持,同时也需要结合具体应用要求进行适当的调整和优化。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值