[2018功能验证研究-上] FPGA设计趋势

​

rockeric.com

译者注：

这是《2018威尔逊研究小组功能验证研究》（2018 Wilson Research Group Functional Verification Study）的一系列博客中的第一个。译者会陆续搬运威尔逊研究小组这一最前沿的分析博客。

 

序言：2018年威尔逊研究小组功能验证研究

与之前的2016年的系列博客类似，笔者从这一系列博客开始，专注FPGA的发展趋势。原因如下:

•在我们2018年的研究中，一些更有趣的趋势与FPGA设计有关。

•随着非平凡的错误逃逸到生产阶段，FPGA市场遇到了一个困难的时期。

•FPGA市场正在迅速成熟其验证流程，以解决日益复杂的问题。

•IC/ASIC市场已趋同于由成熟的行业标准驱动的共同流程。

•IC/ASIC市场在采用各种验证技术以及用于IP和子系统验证的技术方面相当成熟。许多新的IC/ASIC挑战已经转移到系统级。

 

研究概述

本文的研究结果是一系列功能验证行业研究的延续。本系列包括之前发表的2014年和2016年威尔逊研究小组功能验证研究。这些研究都是基于科莱特国际研究公司在2002年和2004年的研究，并专注于IC/ASIC市场的结果。尽管从2012年我们就已经开始研究FPGA市场，我们一直等到有了足够的多年数据点来识别验证趋势，得出重要的结论。

 

我们从现有的八个行业列表中构建了抽样框架便于研究。这使我们能够覆盖世界所有地区和所有相关的电子工业细分市场。需要注意的是，为了防止在最终结果中出现供应商偏差，在抽样框架中不包含我们自己的客户团队的客户列表。我们用问题来构建研究的架构，然后编辑和分析最终的结果，同时委托威尔逊研究小组来执行我们的研究。在对结果进行数据清理以去除不一致、不完整或随机的响应之后，最终的样本量由1205名符合条件并且合格的参与者组成(即n =1205)。

 

 

图1:目标实施的研究参与者

 

图1对比了2016年和2018年针对IC/ASIC和FPGA项目的研究参与者的比例。需要注意的是，有针对性的实施参与者比例并不代表全球半导体市场的硅产量，因为单个项目可能占半导体市场收入的很大一部分。然而，数据表明，针对高性能SoC可编程FPGA的设计项目正在增加，这是FPGA复杂度不断增加的一个迹象。

 

置信区间

由于所有基于调查的研究都存在抽样误差，我们试图通过计算置信区间，用概率的术语来量化这种误差。在我们的研究中，我们使用95%置信区间确定总体误差范围为±4%。换句话说，如果从总体上重复采样，95%的样本落在误差范围±4%内，只有5%落在误差范围外。

研究参与者

 2018年威尔逊研究小组的研究是全球性的。

目标区域是:

•北美

•欧洲

•中东

•非洲

•环太平洋地区/亚洲

•印度

调查结果按全球和区域编制，以供分析。在这个博客序列中，我们将介绍全球趋势。

 

图2按市场细分显示了总体研究FPGA和IC/ASIC参与者的百分比。需要注意的是，这个数字并不代表硅的市场份额的体积。

 

 

图2:FPGA和IC/ASIC研究参与者的市场细分

 

图3显示了总体符合研究要求的FPGA和IC/ASIC参与者的百分比。符合资格的参与者可以是积极工作在电子行业的设计、验证工程师，或工程经理。总体而言，设计和验证工程师占研究参与者的大多数。

 

 

图3:FPGA和IC/ASIC研究参与者的职位描

 

第一部分：FPGA设计趋势

 

全球FPGA半导体市场

2017年全球半导体市场价值444.7亿美元，其中FPGA占47亿美元[1] [2] 。以复合年增长率（CAGR）6.4％计算，预计到2027年，FPGA市场将达到88亿美元。FPGA市场的增长受到新的扩展的终端用户应用的推动，这些应用涉及汽车，物联网，电信，工业，军事/航空，消费者和新兴AI应用，还包括需要加速的数据中心。

 

以前，FPGA相对于ASIC有两个主要优势。首先，由于其低临时成本（NRE）[3]，FPGA通常比IC /ASIC更具成本效益，适用于小批量生产。其次，因为传统上大部分验证和验证周期都是在实验室中进行的，所以FPGA的快速原型制作能力和灵活性可以加快开发进度。而最近，FPGA利用硬件并行性（例如，AI神经网络）也为一些加速应用提供了性能优势。

 

与2000年中后期的IC/ ASIC市场为了解决增加的验证复杂性付出努力相似，我们发现今天的FPGA市场也正在被迫解决日益增长的验证复杂性。随着当今复杂FPGA的容量和功能的增加，以及高性能SoC可编程FPGA（例如，XilinxZynq，AlteraArria，AlteraCyclone，AlteraStratix和MicrosemiSmartFusion）的出现，传统的基于实验室的FPGA验证方法和验证变得不那么有效了。在本系列的后面部分，我们将量化当今许多FPGA验证流程在生产中应对非常见的错误逃逸的无效性。

 

FPGA设计的趋势

在满足基本功能之外的新的设计需求层的出现对驱动FPGA设计和验证复杂性有重大影响。例如，时钟需求、保密需求、安全需求以及与软硬件交互相关的需求。在本节中，我们将研究与不断增长的FPGA设计复杂性各个方面相关的趋势。

 

1.嵌入式处理器核心

在过去的15年里，FPGA设计的显著变化是向soc类（SoC-class）设计的转变。例如，我们的研究发现，64%的项目的设计目标都包含一个或多个嵌入式处理器的FPGA，如图1-1所示。此外，目前43%的FPGA设计包含两个或更多的嵌入式处理器，而14%包含四个或更多的嵌入式处理器。由于设计需求的增加，soc类设计为验证过程增加了一层新的验证复杂性[4]。例如，soc类设计通常需要验证硬件和软件的交互、新的一致性架构以及复杂的片上网络互连。

                           

图1–1  嵌入式处理器内核的数量

 

2.异步时钟域

在图1-2中，我们看到90%用fpga实现的设计包含两个或多个异步时钟域。与多个异步时钟域相关的验证需求增加了验证工作量和复杂性。例如，不能在RTL模型上使用仿真来演示一类亚稳态bug。要模拟这些问题需要一个带有timing的门级模型。这通常要到设计流程的后期才能使用。然而，已经出现并采用的静态时钟域交叉(CDC)验证工具，能帮助在设计流程的早期阶段直接在RTL模型上识别时钟域问题。

 

图1–2  异步时钟域的数目

 

3.安全特性

最近，越来越多的项目在其设计中实现了安全特性（例如安全保证硬件模块），如图1-3所示。这些模块设计用于安全地保存敏感数据，例如加密密钥、数字权限管理(DRM)密钥、密码和生物识别参考数据。这些安全特性增加了验证过程的需求和复杂性。

 

图1–3  FPGA设计项目实现安全功能

 

4.安全关键的设计（safety-critical design）

增加复杂性的需求的另一个例子与安全关键的设计有关。在图1-4中，我们看到在一个或多个安全关键的开发过程标准或指南之下工作的FPGA项目的数量有所增加。

 

图1 – 4  FPGA设计项目致力于安全关键的设计

 

对于那些在安全关键的开发过程标准或指南下工作的项目，在图1-5中，显示了各种标准的具体细分。注意，有些项目需要在多种安全标准或指导方针下工作。例如，IEC61508和IEC61511。

 

图1 – 5  FPGA项目安全关键开发标准

 

本文的主要观点是FPGA的设计越来越复杂，这影响了验证工作和有效性。

 

References

[1]IC Insights,The Mid-Year Update to the McClain Report, 2018.

[2InternationalBusiness Strategies, Semiconductor Market Analysis, 2017 Review, 2018Projections, February 14, 2018.

[3]S.Trimberger, Three ages of FPGAs: a retrospective on the first thrity years ofFPGA Technology, Proceedings of the IEEE, Vol 103, Issue 3, March 2015.

[4]W. Chen,Member, S. Ray, M. Abadir, J. Bhadra, Li-C Wang, Challenges and Trends inModern SoC Design Verification, IEEE Design & Test,Vol 34, Issue: 5, Oct.2017.

往期精彩：

30w+还送股送房？60+IC企业2019薪资全面攀升！

我们准备做第二期线下培训，依旧认真且严肃

如果你突然被裁员了，你的Plan B是什么？

[彩虹糖带你入门UVM]

理解UVM-1.2到IEEE1800.2的变化，掌握这3点就够

Verification和Validation傻傻分不清楚？面经重点！