Zynq 的AXI4 总线应用

三种AXI4（支持最大256数据突发传输），AXI4-Lite（AXI4的阉割版，单次传输），AXI4-Stream(高速度流数据传输，无限制突发传输)

直接打算使用AXI4.

AXI4Lite 解析：

信号：

（ 1） ACLK信号： 总线时钟， 上升沿有效；
（ 2） ARESETN信号： 总线复位， 低电平有效
（ 3） TREADY信号： 从机告诉主机做好传输准备；
（ 4） TDATA信号： 数据， 可选宽度32,64,128,256bit
（ 5） TSTRB信号： 每一bit对应TDATA的一个有效字节， 宽度为TDATA/8
（ 6） TLAST信号： 主机告诉从机该次传输为突发传输的结尾；
（ 7） TVALID信号： 主机告诉从机数据本次传输有效；
（ 8） TUSER信号 ： 用户定义信号， 宽度为128bit。

自定义的带AXI4Lite IP_Core，如何修改

inst-“name”.v的文件中，有数据width和地址width设置，添加用户IO；

在“name”_inst()中添加用户IO。

使用AXI4Lite封装用户IP核，其中，在_AXI.V函数中有定义用户功能函数接口。

例如在对PS对PL端的寄存器赋值，就可以用户自定义IP with AXI4Lite总线。然后在PS SDK中赋值或读取寄存器的值。