Camera 接口学习【转】

以下两段文章转自 @小火柴棒，主页应该是这个 https://me.csdn.net/qq_24546137

原文地址：https://blog.csdn.net/qq_24546137/article/details/80918675

转阅习之，如有问题，联系立删

 

/***************************************************************************************************************************

MIPI接口和DVP接口摄像头学习笔记

MIPI

MIPI是差分串口传输，速度快，抗干扰。主流手机模组现在都是用MIPI传输，传输时使用4对差分信号传输图像数据和一对差分时钟信号；最初是为了减少LCD屏和主控芯片之间连线的数量而设计的，后来发展到高速了，支持高分辨率的显示屏，现在基本上都是MIPI接口了。

MIPI摄像头有三个电源：VDDIO（IO电源），AVDD（模拟电源），DVDD（内核数字电源），不同sensor的摄像头供电不同，AVDD有2.8V或3.3V的；DVDD一般使用1.5V或更高，不同厂家的设计不同，1.5V可能由sensor提供或外部供给，可以使用外部供电则建议使用外部供，电压需大于内部的DVDD；VDDIO电压应与MIPI信号线的电平一致，若信号线是2.8V电平，则VDDIO也应供2.8V，有些sensor也可以不供VDDIO，由内部提供。

补充说明：MIPI的camera接口叫 CSI，MIPI的display接口叫DSI。

 

DVP

DVP是并口传输，速度较慢，传输的带宽低，使用需要PCLK\时钟、VSYNC\场同步、HSYNC\行同步、D[0：11]\并口数据——可以是8/10/12bit数据位数大小。DVP摄像头电源和MIPI一样。这里再补充各信号脚定义：

PCLK：像素点同步时钟信号，每个PCLK对应一个像素点；

MCLK（XCLK）：外部时钟输入，可由主控或晶振提供；

VSYNC：帧同步信号，一帧一个信号，频率为几十Hz（30Hz）

HSYNC：行同步信号（频率为几十KHz）

        例如：分别率 320×240的屏，每一行需要输入320个脉冲来依次移位、锁存这一行的数据，然后来个HSYNC 脉冲换一行；这样依次输入240行之后换行同时来个VSYNC脉冲把行计数器清零，又重新从第一行开始刷新显示。

***************************************************************************************************************************/

 

如下内容转自 @打怪升级ing，主页应该是 https://me.csdn.net/weixin_42229404

原文地址：https://blog.csdn.net/weixin_42229404/article/details/81560812

转阅习之，如有问题，联系立删

/***************************************************************************************************************************

camera接口---MIPI CSI-2接口、DVP接口和FPD-Link III LVDS等接口对比

接口类型	信号线	极限速率	最大速率	抗干扰能力	适用摄像头像素	PCB laypuit
MIPI CSI-2	串口 CLKP/N、DATAP/N 最大支持4-lane 一般2-lane可以搞定			低压差分信号，产生的干扰小，抗干扰能力也强	支持800W以上	lvds接口耦合，走线必须差分等长
DVP	并口 PCLK、VSYNC、HSYNC D[0：11] 支持8/10/12bit数据	PCLK极限96M左右	PCLK最好控制在72M以下		最大500W	阻抗要求低
FPD-Link III LVDS						阻抗要求高

MIPI接口比DVP的接口信号线少，由于是低压差分信号，产生的干扰小，抗干扰能力也强。最重要的是DVP接口在信号完整性方面受限制，速率也受限制。500W还可以勉强用DVP，800W及以上都采用MIPI接口。

 DVP

    DVP分为三个部分：输出总线；输入总线；电源总线；如下图：

 >>输入总线介绍

    a>PWDN是camera的使能管脚，有两种配置方式，一种为standby，一种是normal work，设置为standby的时候，一切对camera的操作都是无效的，包括复位。所以在RESET之前，一定要将PWDN管脚设置为normal模式，否则RESET无效。

    b>RESET是camera的复位管脚，此方式为硬复位模式，camera的各个IO口恢复到出厂默认状态。只有在XCLK开启后，将RESET置为低，硬复位才有效，否则复位无效。

    c>XCLK是camera的工作时钟管脚，此管脚为BB提供camera的工作时钟。

    d>IIC是camera和BB通信的总线通道。

>>输出总线介绍

    a>data为camera的数据管脚。此数据脚可以输出的格式有YUV、RGB、JPEG等。

    b>VSYNC为camera的帧同步信号管脚。一个VYSNC信号结束表示一帧（即一个画面）的数据已经输出完毕。

    c>HSYNC为camera行同步信号管脚。一个HSYNC信号结束表示一行的数据已经输出完毕。

    d>PCLK为像素同步信号管脚。一个PCLK信号结束表示一个像素点的数据已经输出完毕。    

>>Power线介绍

    a>AVDD为camera的模拟电压。

    b>DOVDD为camera的GPIO口数字电压。

    c>DVDD为camera的核工作电压。

    一般来说，要求先提供sensor的GPIO口电压，接着提供模拟电压，最后提供工作电压。时序如下图：

***************************************************************************************************************************/