我的VHDL学习笔记（2）

边沿检测：为了确保clk发生的了一次由0到1的上升跳变，采用如下语句：

clk'event  and  (clk=' 1 ' ) and ( clk'last_vaule=' 0 ' )

其他表达方式：clk='1' and clk'last_vaule='0'

                           rising_edge(clk)--必须打开std_logic_1164程序包

                          wait  until clk='1'

两种不同的触发方式的表达：1.边沿触发；2.电平触发。

边沿触发：.

...

process (clk)

begin

if clk='1'

then q<= d;                --利用进程启动特性对clk的边沿检测

end if;

end process;

电平触发：

...

process(clk,d)

begin

if clk='1'                     --电平触发型寄存器

then q<=d;

end if;

end process;

造成两个程序所生成的触发类型不同的原因是，第一个程序中完全靠检测clk的上升沿(因为当敏感信号变化的时候process才被启动，所以也就是当clk从0到1或者1到0的时候才启动proc