高速系统设计自学笔记——信号完整性4

电源完整性分析

        在以上的关于信号完整性的分析中，我们讨论了反射、串扰，以及信号连接方式等问题，然而，这些问题的讨论都是建立在理想的电源完整性的基础之上的。在本节中，我们首先将讨论电源处于非理想状态下对电子系统带来的各种问题。然后，提出了在高速系统中解决电源完整性问题的设计方法，最后，对于和电源完整性密切相关的同步开关噪声SSN（Simultaneously Switching Noise）问题进行了讨论。

        电源/地噪声在今天的高速设计中通常占据30%以上的噪声预算。由于电源/地分布系统的复杂性使得其成为了SI分析中一种最难建模的电磁效应。

         在芯片封装和印制电路板中，电源/地平面和连接过孔形成了电源分布系统。大量器件（Core-logic，Off-chip drivers）同时开关所需要的瞬时电流，会引起电源和地平面上的电压波动，我们称之为SSN，或者Delta-I噪声，或者电源/地弹噪声。由于电源/地系统提供的非理想回流路径，SSN将减慢信号传输速度，甚至严重破坏信号传输逻辑。耦合到其他静态信号网络上，将引起逻辑错误或者打乱锁存的数据，也可能引起数模混合电路的共模噪声，并且会增加谐振点上的辐射。

        在今天IC转换速度不断提高和I/O数量增多的情况下，采用新技术的封装可以达到200ps的转换时间，吸收多达20A的电流，SSN随着这种趋势的发展显著增加。同时，随着封装设计工程师尝试采用降低工作电压来解决散热问题，SSN更容易影响器件性能的可靠性。为了应对这种挑战，封装结构中的电源/地平面的电气属性就需要精确的建模了。

        如同前面SI概念分析部分讨论的，电源/地平面也是分布电路，需要对电源/地进行适当的建模以进一步分析。电源/地平面之间的SSN的物理行为，本质上说是一种电磁现象。为了精确仿真SSN、波传输、辐射、边缘辐射、过孔耦合和封装谐振等，都需要精确的考虑。

        在许多文章中，等效电感用来建模电源/地平面的电气属性，但等效电感模型仅仅在有限的低频段是有效的并没有考虑结构内部波传输情况和结构本身的谐振，不适合精确建模高速封装结构。导线天线模型，用MOM法来计算导线上的电流，是另外一种精确建模电源/地的方法，这种方法可以考虑波传输和过孔干扰，但是对于复杂结构的时域仿真，他要求非常长的计算时间。

        从精确方针和工程实施性角度综合考虑，流行的2D电容/电感网络模型曾被许多公司用在电路仿真器中来建模电源和地平面，如下图所示。采用这种方法，导体平面被分为许多小单元，每一个元素通过单位等效电容和电感来建模，这样做最大的好处是能进行他的瞬时SPICE类电路仿真，但是由于电源/地平面本身的复杂结构特性，它同样需要非常长的仿真计算时间和很大的存储空间。

2D电源网络等效模型

 电源系统设计目标

        在电子系统中，电源子系统应该为所有器件提供稳定的电压参考，和足够的驱动电流。为了达到该目的，电源系统和功能电路之间应该是低阻抗的接地连接和低阻抗的电源连接，使得电源、功能器件和地之间形成一个统一的低交流阻抗通路。如下图所示，对于一个理想的电源系统，其阻抗为零，在平面任何一点的电位，即从供电电源芯片到电源平面到负载芯片都保持恒定。

电子系统中的理想电源结构

         然而，实际上电源并非理想的。首先，电源供电也并非像我们所想象的那样，是个恒定的值，电源的供电电压（包括地平面信号）和其他信号一样，也都不是理想的恒定值，如下图所示。

理想/实际信号和电源

         在研究了信号本身的信号完整性之后，有必要对电源的完整性进行研究。其次，电源平面和其他任何一种导体一样，都具有寄生电容、电感和等效阻抗，因此电源平面仅能在有限功率和瞬态反应的情况下提供稳定电源，并且这种情况随着电子技术的发展而日益严峻。

        芯片供电电压持续下降，从20世纪90年代流行的5V，3.3V单一供电电压发展到现在芯片的多电压供电，大规模芯片的I/O供电电压为3.3V，2.5V，1.8V和1.5V，而芯片的核电压一般为1.5V，1.2V，甚至1.0V左右。在这种情况下，系统工作的稳定性对于电源供电的纹波要求越来越严格，同时，随着半导体工艺尺寸缩小，单位面积内集成的器件数目也越来越多，而芯片的工作速度也大幅度提高，迫使I/O驱动器件的转换速度，也就是上升沿和下降沿的时间越来越短，这样在单位时间内，功能部件所需的供电电流也越来越大。

        因此，电源系统的电压变化（Power Supply Drop）对于系统性能是致命的，他会直接导致一系列的问题。

• 驱动器件的切换时间变差，信号上升沿和下降沿时间变缓，导致整个系统的时序关系发生混乱；
• 由于电源上的噪声，会直接导致系统中抗噪性变差，信号采样错误；
• 高频大电流导致共模辐射，甚至导致系统EMI测试失败，不能成为规范产品。

        电源噪声的产生在很大程度上归结于非理想的电源分配系统（Power Disribution System，PDS）。所谓电源分配系统，其作用就是给系统内的所有器件提供足够的电流，这些器件不但需要足够的功率消耗，同时对电源的平稳性也有一定的要求。大部分数字电路器件对电源波动的要求在正常电压的范围以内。电源之所以波动，是因为实际的电源平面总是存在着阻抗，这样，在瞬间电流通过的时候，就会产生一定的电压降和电压摆动。为了保证每个器件始终都能得到正常的电源供应，就需要对电源的阻抗进行控制，也就是尽可能降低其阻抗对于电源系统的设计，唯一的目的就是能够在有限的反应时间内，以恒定的电压值向负载提供足够的驱动电流。因此，保证足够低的电源阻抗，是达到这个目的的唯一方法。电源系统的特征阻抗定义为：

电源目标阻抗Z=最大允许的纹波电压/瞬时动态电流

        举例来讲，在一个3.3V的供电系统中，要求纹波5%，瞬间输出电流为10A，那么该电源系统的目标阻抗为：

        而根据业界统计数据，随着工艺技术的发展，供电电压持续下降，芯片的封装规模越来越大，因此对电源稳定性要求越来越高，要求的电源纹波变得更小，目前在电子系统内，对于电源系统整体的供电阻抗要求小于0.001。下图所示是近年来在电子系统中的电源阻抗变化趋势。

电源阻抗变化趋势

 电源系统设计方法

        虽然看起来，一个完美的电源系统设计要求很简单，就是要求尽可能低的电源阻抗。然而，事实上设计一个实用的电源供电系统，需要考虑的事情，并非如一个公式看起来那么简单。

        1.随着时钟和数据信号频率的增高及越来越高密度的芯片封装，当驱动器件的状态发生快速翻转时，需要供电电源在短时间内以稳定的电压提供足够的驱动电流，这是涉及电源系统的第一个要求，低阻抗。

        2.由于电源系统要对多种功能芯片供电，并且这些芯片工作在多个时钟频率下，通过电源分配系统的纹波噪声随频率的变化而变化，那么电源的稳定性就要求适应很宽的频率范围，这也就相应地要求电源分配阻抗必须在一个很宽的频率范围内加以控制。

        3.由于电源分布在整个电子系统中，并且通过PCB布线和很多功能器件相连，因此电源系统具有复杂的寄生电容和电感。因此，电源系统的阻抗和频率相关，在某些特定的频率下会发生谐振，并引起共模EMI问题。

        因此，设计一个在各频率下都能够提供尽可能低的阻抗的电源系统，是电源供电系统的设计目标。考虑到寄生参数的影响，整个电源供电系统的实际模型如下图所示。

实际电源系统结构

         按照这个模型，如图中的细线所示，我们要设计的是从电源到PCB电源布线，再到电源负载，并且从负载再回到电源的整个电源通路上，尽可能小的、总的目标阻抗。然而，由于现代系统的复杂性，在实际工作中设计出这样一个适用于系统各个部分的、总的电源阻抗是不可行的。为了解决这个问题，我们进一步把该电源模型分为三个部分。

• 电源子系统；
• PCB叠层和布线子系统；
• 电源负载（也即功能器件）子系统。

        按照这样的分类，我们的设计目标，不再是设计在这三个系统中统一适用的目标阻抗，而是分别为这三个系统设计出适合各子系统具体情况的电源目标阻抗。其基本思想是把对电源的需求，从全局性变成局部性。实现这种靶电源的需求从全局性变成局部性需求的器件，就是我们熟知的电容。Decoupling（Bypass）去耦电容的作用是提供局部范围内的瞬态响应，因此，它能有效改善局部区域内电源的瞬态反应能力。

        试想一下，在上图中，如果没有Bulk Decoupling和Chip Decoupling这两类电容存在，那么位于作为电源负载的所有功能器件，其状态发生变化的时候，所有对电源的需求，将直接并唯一依赖于电源的反应，这样我们就回到了原来的难题，不得不为整个系统寻找一个适应范围非常大的电源阻抗。

        电源层本身的低阻抗还是不能满足设计的要求，需要考虑的问题还很多，比如，芯片封装中的电源管脚，连接器的接口，以及高频下的谐振现象等，这些都可能会造成电源阻抗的显著增加。解决这些问题的最简单也最有效的方法就是：在上述的三个子系统内大量使用去耦电容，使得全局性设计问题简化为局部性设计问题。在正确的设计方法的基础之上，电源完整性设计的重点即在如何合理地选择和放置这些电容。凭借仿真分析软件的协助，可以快速决定摆放电容的位置、容值与数量，找到电源完整性的设计方案。而所有这些问题的解决都直接依赖于对电容特性的理解和使用。因此，对于电源完整性的设计，必须从对电容的深刻理解入手。