SystemVerilog
文章平均质量分 75
学习SystemVerilog的记录:以绿皮书为始,以IEEE Standard for SystemVerilog为范......
ln_evo
不验证怎知设计正确,不设计怎知如何验证
展开
-
总结V0: 《绿⽪书-汉》第⼀章:验证导论
覆盖率驱动的验证”:随着功能覆盖率逐渐接近极限,需要改变测试,以期能找出新的方法去达到那些尚未被覆盖的区域。一个代码块对于来自同一接口的所有可能激励也许都能正常工作,但如果同时面对多个输入,隐蔽的漏洞可能就会出现。基本的OOP+如何创建一个对象并使对象里面包含事务处理器所需要的子程序和数据 (第5章中)验证RTL时找不到BUG的最常见的原因:没有尝试足够多的不同配置。在尝试使用不当的命令去激励硬件的同时,也应该注意捕捉出现的问题。使用受约束的随机时延有助于捕捉协议上的漏洞。原创 2024-06-21 00:44:08 · 653 阅读 · 0 评论 -
<SystemVerilog for Verification>《绿皮书》 第5章 面向对象编程基础 TODO
在SystemVerilog中,可以把class定义在program、module、package中,或者在这些块之外的任何地方。建议:使用SystemVerilog的包(package),将一组相关的类和类型定义捆绑在一起。原创 2024-01-09 23:19:41 · 463 阅读 · 0 评论