[小结] Electrical Idle (EI) in PCIE 6.1

本文详细阐述了电气空闲(EI)状态在IT通信中的应用,包括其在节能和未激活状态下的使用、进入和退出机制、信号处理要求以及与接收端的配合。发送端需遵循特定步骤确保电气空闲的有效管理和信号质量控制。
摘要由CSDN通过智能技术生成

1.1 Electrical Idle (EI) 8.4.5.5 电气空闲

in EI:

  • TX:

    • V(TX’s D+) = V(TX’s D1)
    • stable Voltage
    • a low or high impedance mode
  • RX:

    • low impedance common mode
    • differential Receiver termination values

usage

  • primarily used in power saving and inactive states (e.g., Disabled)

entry

  • TX: the required number of EIOSs
  • TX: valid Electrical Idle within TTX-IDLE-SET-TO-IDLE

remain

  • TX:
    • TTX-IDLE-MIN(min:20ns)
  • RX:
    • arm its Electrical Idle Exit detector within TTX-IDLE-MIN(min:20ns)

EXIT

  • TX:
    • valid differential signal level meeting the output return loss specifications
  • RX:
    • detecting a signal larger than VRX-IDLE-DET-DIFFp-p([60-175]mV) maximum whatever frequency components
8.4.5.5 电气空闲
电气空闲时一种稳定状态,其间发送端的D+和D-电压持续维持在相同值。电气空闲主要用于节省功率以及未激活状态(即,Disabled状态)。
在发送端进入电气空闲状态前,发送端必须发送要求数目的EIOSs,除非LTSSM的子状态明确豁免此要求。在发送最后一个要求数目的EIOSs的最后一个字符后,发送端必须在表8-7中TTX-IDLE-SET-TO-IDLE(max:8ns)所规定的时间内进入到一个有效的电气空闲状态。
成功接收到一个EIOS的规则,定义在物理层逻辑子层一章中。需要注意的是,在子状态中多个连续的EIOS预期应该受到,此时接收端必须收到适当数目的由COM、IDL、IDL、IDL组成的EIOS序列。
在电气空闲状态中,接收端必须满足低阻抗共模和差分的接收端数值(见表8-7和表8-12)。在电气空闲状态,发送端既可以处于低阻模式,也可以处于高阻模式。
每次发送端进入电气空闲状态时,都必须在TTX-IDLE-MIN(min:20ns)的最小值的时间内处于电气空闲状态。接收端应该预期在收到最后一个EIOS后的电气空闲最小时间内,让它的电气空闲退出探测器工作起来。
当发送端从电气空闲跳转到一个有效的差分信号电平时,必须满足图8-22、图8-24、图8-23和图8-25中所述的输出回损规范。
电气空闲退出不应出现在,接收端探测到一个低于VRX-IDLE-DET-DIFFp-p([60-175]mV)最小值的信号时。电气空闲退出应出现在,接收端探测到一个大于VRX-IDLE-DET-DIFFp-p最大值的信号时。无论接收信号的频率成分如何,都可以在其上检测到电气空闲,或者仅当接收信号以125 MHz或更高的频率切换时才可以检测到电空闲。
  • 8
    点赞
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值