allegro design entry hdl 导入封装库时封装图引用失败：SPLBPD-275 the Footptint-viewer feature is not supported

已于 2023-10-23 10:25:17 修改
阅读量180 收藏
点赞数
文章标签： 经验分享
于 2023-10-23 10:18:03 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/lucy7423/article/details/133983490
版权
文章讲述了在使用PartDeveloper时遇到的问题，图片无法加载，原因是选择了错误的产品，导致license不匹配。解决方案是在ProjectManager的file选项中更改产品，切换到XXlibrarian类别。
摘要由CSDN通过智能技术生成

Part Developer引用库的元器件进来，但是图片却加载不出来

11aef0ce072c4b9c9438cc64241816e7.png

 

解决方法：

原来是选择的产品错误，对应的license就匹配错了。

退出在project manager的file选项里选择change product，因为我使用的是XX  librarian  类产品，所以选择这一项

野指针一个
关注
Allegro Design Entry HDL创建元器件封装方法图文教程
fydar的博客
09-23 1742
本文使用Allegro Design Entry HDL创建一个DIP2X10的元器件的封装，以介绍使用Library Explorer创建元器件封装的方法。
allegro对原理图库封装修改后，无法导入原理图
努力的小鱼的博客
10-06 2219
问题描述： allegro手动修改自己画的原理图封装后无法再次导入到原理图，显示Part HEADER 2 is out of date with respect to the design cache.Use Update Cache to synchronize the part in the cache withe the library. 原因分析： 原因是修改完原理图库后需要对该元件进行更新，更新后原理图里的器件也随之更新，更新后即可重新添加该器件。 右击该封装，点击Update Cac
4）design entry hdl错误和备忘
1615549892
10-11 3061
前言： 基本知识：AMS Simulator使用AMS模拟器进行模拟、数字和混合信号模拟。
cadence 报错（）SPCODO-553）
qq_34689354的博客
05-31 549
cadence 报错（）SPCODO-553）
eclipse导入工程失败
xiyangyang8110的博客
06-19 602
工程名重复，把.project文件名改一下，即使之前同名的工程close也不好使
cadence allegro番外：PCB元器件导入与错误解析2
师范大学生的博客
03-07 1万+
前言   对于新手来说将原理图导入到PCB中是个坎，哪怕是老手，也未必保证一次就能全部导入成功。因此详细解说下如何在allegro解决此类问题便相当重要。该篇可以视作cadence allegro PCB元器件导入与相关错误解析这篇文章的详细拓展篇。在学习这篇文章前建议先看上面的文章熟悉相关的操作，本篇更多讲解思路。   在allegro中问题主要为两种：   1.该元器件并没有对应的封装；can...
eclipse导入工程报错的问题
aipeiever的专栏
09-14 708
最近看到有很多题问导入工程报错的问题，在这里给大家提供几个解决方案，以供参考。现在就想到这么多，后面想起来再补上，或者大家有有经验也可以给我留言，谢谢。 一、              1.缺少jar包。很多时候开发要用到第三方或者是自己开发的jar包，这些jar提供的是接口，如果出现这样的提示 2012-7-30 09:18 上传 下载附件 (1.24 KB)
中兴Allegro Design Entry HDL原理图库设计指南
09-09
《中兴Allegro Design Entry HDL原理图库设计指南》是针对电子设计自动化（EDA）领域中，中兴通讯采用的Allegro Design Entry HDL软件进行原理图库设计的专业教程。本指南旨在帮助工程师深入理解并熟练掌握该软件在...
Allegro Design Entry HDL.pdf
04-23
“Allegro PDF Publisher Publisher User Guide”可能是一个指导用户如何将Allegro Design Entry HDL设计中的原理图、PCB布局或封装信息导出为PDF文件的指南。PDF格式因其通用性和稳定性被广泛应用于工程文档的共享...
Allegro Design Entry HDL Tutorial
07-13
Allegro Design Entry HDL Tutorial Allegro Design Entry HDL 是一款基于HDL（Hardware Description Language）的设计入门工具，旨在帮助用户快速入门HDL设计。该工具支持多种HDL语言，包括VHDL、Verilog和...
Allegro Design Entry HDL（OrCAD Capture HDL）原理图是设计快速入门图文教程
fydar的博客
08-26 2644
Allegro Design Entry HDL是Cadence公司开发的原理图设计工具，也可与Allegro PCB设计工具无缝对接，虽然板级开发中不如Design Entry CIS（又名 OrCAD Capture CIS）的使用那么广泛，但是由于Design Entry HDL支持芯片的开发，所以有不少公司尤其是芯片背景公司，选择使用Design Entry HDL进行原理图设计。两个原理图开发工具的使用方法大同小异，本文简单介绍使用Allegro Design Entry HDL开始一个新的设计，
解析数据封装对象的时候出现重名问题
cola_wh的博客
08-31 451
比如  后台定义的description和系统的方法重名 ,我们无法在model层将其定义成属性,这时我们可以有两种解决方法,第一种就是很笨的舍弃KVC  一个一个赋值,还有一个就是 -(void)setValue:(id)value forUndefinedKey:(NSString *)key { if ([key isEqualToString:@"description"]) {
Allegro在导入封装文件中出现Could not find padstack
qq_58095208的博客
06-30 6703
当在导入封装时出现以下错误错误提示缺少焊盘padstack文件解决以上问题，需要找到相应库文件，并添加焊盘文件。步骤如下：在菜单栏中找到setup选项，点击user preferences进入到以下界面后找到相应的库路径，查找 封装所用到的焊盘库，添加库解决以上问题。...
Allegro Design Entry HDL常见问题解决专题
fydar的博客
07-17 376
本专题详细介绍专栏读者及粉丝开发遇到的一些提问和问题的解决方案。
Cadence Design Entry HDL原理图与PCB交互布局
qq_39825125的博客
08-02 2245
3、在原理图中打开所要布局的页面，点击——group——create——by rectangle，此时可以在当前页面画矩形框（最好一次把所有的元器件框选，这样省得不断的创建group）鼠标再移动到PCB页面即可看到原理图上选择的器件都被选择了，只需要点击一下参考点就可以移动操作了。框选完成后右键点击done（部分版本不需要此操作），然后最重要的一步，还可以使用这个方法一次性设置多个器件镜像，修改等操作，非常方便！，这时候原理图会“闪动”一下 ，表示选择成功。2、在PCB中使用——移动——命令。
cadenceHDL原理图库设计教程
qq_43086566的博客
10-31 1989
文章介绍在使用cadenceHDL进行原理图设计时，如何创建原理图封装
cadence allegro PCB元器件导入与相关错误解析
师范大学生的博客
02-26 1万+
前言   本篇文章将详细记录allegro中网表导入完毕后，元器件的导入，以及导入中常遇到的问题与解析。   上一篇文章：cadence allegro原理图DRC，生成网表与导入PCB。 待布置元器件查看与绘制板框   首先瞅一下待布置的元器件都是哪些，顺便最终检查网表是不是导入好了。   按下图所示，点击placement ->manual，弹出以下窗口，可以看到所有元器件的编号。  ...
Cadence Design Entry HDL 使用教程
热门推荐
uio159753的博客
01-09 4万+
Cadence Design Entry HDL 使用教程 前言 cadence Design Entry HDL是cadence内部集成的一款板级的EDA设计工具，早期叫 concept HDL。其为cadence最早的原配板级电路图绘制工具，只不过由于后来cadence收购了orcad然后就将旗下的capture CIS收入其中，由于后者使用起来上手简单，所以后者更为大家所熟知。虽然大家对...
研发中台拆分之路：深度剖析、心得总结与经验分享
最新发布
2301_77700816的博客
10-09 1275
这里的中台架构不是平台，也不是微服务，使用的是微服务架构，这两个是不一样的概述。中台建设开源项目 alinesno-cloud 开始，社区建议沉淀和企业实践 3 年左右，于 21 年进行拆分，指导思想为轻中台，小前台，大平台，为了更适应行业发展，更好的企业落地，整合出新中台模型，每个企业中台建设不一，这里针对的是自己带队建设过程，我有我思。以上为中台拆分过程的一些过程和思路，每个架构师或者技术负责人有自己的思路，上面是自己在整合过程的总结。
allegro design entry hdl教程
06-28
回答1：</h3><br/>Allegro Design Entry HDL是一款电路设计软件，主要用于数字电路的设计和仿真。它可以帮助工程师快速地创建和验证电路原理图，支持多种常用的数字电路元件和模块，如逻辑门、寄存器、计数器等。...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值