zynq-7000系列基于zynq-zed的vivado初步设计之使用jtag->uart(MDM)

最新推荐文章于 2024-05-07 21:17:51 发布
最新推荐文章于 2024-05-07 21:17:51 发布
阅读量4.5k 收藏 7
点赞数
文章标签： ZYNQ JTAG UART
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/luhao806/article/details/56666614
版权
zynq-7000系列基于zynq-zed的vivado初步设计之使用jtag->uart(MDM)




                             作者：卢浩  

                                     时间：2017.2.23

                                    转载请注明出处
首先打开vivado，添加MDM的jtag-uart的IP模块。如下图：



编译生成bit文件，导入sdk，然后打开sdk，生成FSBL文件，然后融合BOOT.bin文件，把BOOT.bin放入sd卡，给zynq-zed上电。连接好JTAG线，打开sdk的xmd console.输入命令  connect mdm -uart 或 connect mb mdm ，打印如下图，第一部分是连接失败的情况，第二部分是连接成功的情况。


Connected to MDM UART Target。



仙神
关注
  • 0
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Zynq7020 uart以及Jtag的配置问题
smile_5me的博客
08-28 3582
拿到开发板之后uart一直无法连接，我的电脑为win10的系统，通过查阅文档，是需要安装CP210x USB to UART Bridge VCP Drivers 下载链接 有32位和64位可供选择 有关于Jtag口的刚开始无法连接到pc上，刚开始还以为是没安装驱动的缘故，后来查看手册后发现是在两个个播码开关上的配置忘记配置了 SW10圈出来的对应板子上的Jtag口，根据自己的需求来改...
JTAG UART Core
zljun的专栏
04-26 3329
JTAG UART Core 1. Overview具备Avalon总线标准的JTAG UART核给用户提供了一种PC和SOPC系统通讯的方式。在很多设计中，JTAG UART核可以代替RS-232串口来实现PC和SOPC系统之间的通讯，为NIOS应用程序开发者提供了一种便利的调试手段。此核的功能框图如图1-1所示：图1-1 JTAG UART核的功能框图2. 在SOPC系
JTAG_UART
qq_32134427的博客
12-24 2052
本次目的是尝试使用JTAG_UART，在没有实体的uart的情况下，如何调试应用程序。 下面描述工程设置： 使能debug模块 使能JTAG_UART 然后点击自动连接即可。 调试过程中，使用流程： 新建一个hello_world,然后修改bsp设置标准输入输出接口 启动vivado XSCT,依次执行如下命令： 1.connect -host localhost -port 3121//连接JTAG下载盒 2.targets 2//选择目标器件，这里选对应器件的Debug Module 3.jtag
FPGA学习笔记（3）——正点原子ZYNQ7000简介
最新发布
qq_45362336的博客
05-07 1415
PL（可编程逻辑）就是FPGA，FPGA基本结构：1、可编程I/O单元：FPGA上的每一个通用输入输出功能（IOB）都有一个焊盘，与芯片外部 连接用作信号的输入输出。2、基本可编程逻辑单元：FPGA基于SRAM工艺，基本可编程逻辑单元几乎都是由查找表（LUT）和寄存器（Register）组成。Xilinx 7系列的FPGA为6输入查找表。Xilinx 7系列的FPGA中的可编程逻辑单元称为CLB（可配置逻辑块），每个CLB中包含两个逻辑片（Slice）。
【Zynq学习笔记2】SDK使用JTAG调试
钝钝的blog
03-30 8256
本文使用的开发板为ZC702. 1.连接仿真器，并将SW10和SW16设置为如下模式：   其他选项可参考下表【来源于UG850：ZC702 Evaluation Board for the Zynq-7000 XC7Z020 All Programmable SoC User Guide 】 2.在SDK中 在“Project Explorer”窗口工程上右键->D
MicroBlaze入门之JTAG_UART.pdf
03-15
介绍了在SDK开发中如何使用Xilinx 自带的JTAG UART打印串口信息，方便SDK开发C语言代码的调试。
Xilinx Zynq-7000 SoC芯片资料技术手册资料设计指导合集.zip
03-21
Xilinx Zynq-7000 SoC芯片资料技术手册资料设计指导合集 Application Note Data Sheet Product Guide User Guide Zynq-7000 SoC产品选型手册 c_ug1144-petalinux-tools-reference-guide.pdf ug1037-vivado-axi-...
Xilinx Zynq-7000系列原理图PCB封装库（AD库）
12-23
Xilinx Zynq-7000系列原理图PCB封装库（AD库），基本包含了系列所有封装，是Altium Designer的封装库，.IntLib格式的，带3D视图。打开时选择解压源文件。
Xilinx Zynq-7000系列：基于ARM Cortex-A9内核处理器和FPGA结构
01-19
Xilinx Zynq-7000系列是一个基于ARM Cortex-A9内核处理器和FPGA结构的SoC家族，自2012年推出以来，我们已经看到了基于入门级的Zynq-7010或Zynq-7020 SoCs的开发板。Digilent PYNQ-Z1是该公司的另一个基于Xilinx的...
Xilinx FPGA Zynq-7000全系列（AD集成封装库）.zip
04-06
Xilinx FPGA Zynq-7000全系列（AD集成封装库）,IntLib后缀文件，带3D视图，拆分后文件为PcbLib+SchLib格式，Altium Designer原理图库+PCB封装库，集成封装型号列表： Library Component Count : 45 Name ...
Xilinx Zynq-7000 嵌入式系统设计与实现 基于ARM Cortex-A9双核处理器和Vivado的设计方法.pdf高清！！！！
07-05
本人花钱购买，免费分享！！！！可以看看我的其他分享资料~~~~超值，下载就是赚到！ 总共740多页！！！ 电子工业出版社出版，高清pdf！可以当做比较好的入门材料。...本人研究生一枚 上传的所有资源都亲自用过 好用才会...
ZYNQ 7020 UART0 串口程序，全工程文件，可以直接使用
07-14
基于ZYNQ7020的UART串口程序，管脚使用MIO14，MIO15，软件版本VIVADO2018.2，包含FPGA 和 PS部分的串口程序，发送数据到上位机
xilinx使用JTAG打印调试信息.docx
07-27
xilinx开发工具使用，使用JTAG作为SDK中打印信息的输出通道； 本文是通过命令输入模式实现的
vivado 下的microblaze系统搭建
weiweiliulu的专栏
05-25 3846
FPGA硬件逻辑独有的并行性使其在实时处理和并行算法中占尽优势，但当执行串行操作时却需要使用笨重的状态机来完成。因此，要实现对实时性要求不高的串行操作，对各类IP核的总体控制调度，亦或是快速移植软件协议栈时，利用fpga内部CPU 是个比较好的选择。 下面描述怎么搭建一个最小的microblaze软核，以及各个模块的意义。 create block design，添加microblaze软核。 配置添加microblaze之后，点击 run block automation 这里...
vivado MicroBlaze 软核学习
qq_34895681的博客
02-16 1111
Local Memory Bus (LMB) Block RAM (BRAM) Interface Controller 是一个连接 LMB 的模块。LMB BRAM 接口控制器是 LMB 和 BRAM 模块外设之间的 接口。一个 BRAM 内存子系统由控制器和实际 BRAM 组件组成，这些组件随 BRAM 模块外设提供。配合BRAM IP 使用。同一个axi的总线上，地址是不能重复的，需要分段分配，不同的axi总线上，地址是不想相关的。原理图的axi总线的分布与 地址编辑器里的地址分配是一一对应的。
Xilinx XSCT 调试jtag-uart , jtagterminal
luodicaizi84的博客
09-05 6286
Xilinx XSCT 调试jtag-uart XSCT介绍 XSCT 是xilinx software command-line tool 的简称 ， 具体请参照UG1208; Jtag-uart 是比较偏门的一个应用，就是在没有外接uart的情况下，通过jtag口来获取处理器的stdio数据，实现jtag-uart的交互； 实验环境介绍 开发工具版本Vivado 2019.2 ， vitis2019.2 开发硬件平台：zcu106 开发流程 在vivado中打开一个zcu106 mpso.
vivado 硬件器件编程
cckkppll的博客
03-30 973
vivado 硬件器件编程
基于FT2232集成USB直接实现XilinxJTAG和UART串口
luguodeyo的博客
05-15 4651
使用“program_ftdi -write -ftdi FT2232H -serial 0ABC01 -vendor "my vendor co" -board "my board" -desc "my product desc"”命令进行数据烧写，该命令会将FT2232的通道A配置为JTAG，其余通道配置为UART，serial长度为6~12个字符（vivado扫描JTAG时显示的cable序列号，同一台PC能够同时连接多个不同序列号的cable仿真器）。图 2 program_ftdi的帮助信息。
Zynq-7000系列芯片选型
03-16
Zynq-7000系列芯片是由Xilinx公司推出的一款嵌入式处理器芯片，它结合了ARM处理器和可编程逻辑（FPGA）的特性，具有高度的灵活性和可扩展性。Zynq-7000系列芯片主要有以下几个选型： 1. Zynq-7010：这是Zynq-7000系列中的入门级芯片，它搭载了双核ARM Cortex-A9处理器和28K逻辑单元（LUTs），适用于低功耗和成本敏感的应用。 2. Zynq-7020：这是中等级别的Zynq-7000芯片，它搭载了双核ARM Cortex-A9处理器和85K逻辑单元（LUTs），适用于中等复杂度的应用。 3. Zynq-7030：这是高级别的Zynq-7000芯片，它搭载了双核ARM Cortex-A9处理器和125K逻辑单元（LUTs），适用于高性能和高度集成的应用。 4. Zynq-7045：这是高级别的Zynq-7000芯片，它搭载了双核ARM Cortex-A9处理器和350K逻辑单元（LUTs），适用于需要更高计算能力和更大规模集成的应用。 5. Zynq-7100：这是高级别的Zynq-7000芯片，它搭载了四核ARM Cortex-A9处理器和350K逻辑单元（LUTs），适用于需要更高计算能力和更大规模集成的应用。 以上是Zynq-7000系列芯片的一些选型介绍，不同的选型适用于不同的应用场景和需求。如果您有具体的应用需求或者更多的问题，我可以为您提供进一步的帮助。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值