使用DesignStart eval搭建SoC(1)——Cortex-M0在顶层文件的配置

写在前面

这个系列用来记录使用DesignStart计划搭建Soc的过程,希望不管多困难都能成功吧,加油(ง •_•)ง以下内容都是各路搜刮来的,如果有侵权私聊我马上删,内容也希望大家多多批评指正。

DesignStart eval介绍

ARM通过DesignStart开放了一系列的IP,eval版本提供了处理器核网表形式的Verilog代码,可以直接从官网上面下载,不需要License。

ARM缩略语

首次接触ARM,在查看手册的过程中对好多缩写都不太了解,总结了一些常见的。

AHB:先进高性能总线
APB:先进外设总线
FPB:闪存地址重载及断点
MPU:存储器保护单元
ITM:仪器化跟踪宏单元
ETM:嵌入式跟踪宏单元
WIC:唤醒中断控制器
TCM:高速缓存,被直接集成在CPU芯片中。
DS有两种TCM,分别是ITCM(instruction)和DTCM(data)。ITCM是cortex内核中指令传输总线,DTCM是cortex内核中数据传输总线结构概览

Cortex-M0 核在顶层文件的配置

cortexm0ds_logic.v 就是处理器核的网表形式verilog代码,具体路径看下面

.\cores\cortexm0_designstart_r2p0\logical\cortexm0_integration\verilog

下面介绍端口信号的含义

时钟与复位信号

.FCLK           (clk), //FREE running clock 
.SCLK           (clk), //system clock
.HCLK           (clk), //AHB clock
.DCLK           (clk), //Debug clock

这四个时钟都连接到同一个外部时钟上

.PORESETn       (RSTn),
  • 2
    点赞
  • 34
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值