初学Verilog HDL语法出现的问题

最新推荐文章于 2021-07-21 19:22:36 发布
最新推荐文章于 2021-07-21 19:22:36 发布
阅读量565 收藏
点赞数
分类专栏： # FPGA 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_38139098/article/details/106029528
版权

  1. 宏定义

     `define clock_period 20   // 时钟周期

    注意前面的 ` 是键盘左上角的，而且后面没有分号，如果加了分好会报错！

ANTennaaa
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
verilog常见错误汇总
09-23
verilog常见错误汇总
Verilog语法误区总结
zhangningning1996的博客
04-27 1103
Verilog常见的误区组合逻辑锁存器的生成Verilog语句中signed的作用总结 组合逻辑锁存器的生成 在Verilog语言组合逻辑的书写中，我们经常会写下面语句： assign din_x = rvalid == 1'b1 ? {{24{din[9]}},din}: din_x; 或者， always @(*) if(ext_valid == 1...
RTL基本知识：Verilog常见错误
weixin_30673611的博客
04-22 2094
【问题描述】 在使用Verilog对硬件逻辑进行建模和模拟的同时，必须理解代码与硬件实现的联系和Verilog语言本身的语法规则，如果对于这些理解不够，往往会造成代码调试周期延长，更有甚者造成电路逻辑功能异常的情况出现，从而拖延电路设计的周期。本文列举的错误不仅初学者经常遇到，在一些经验丰富的电路设计人员中也经常会出现这些问题，为此，本文以尽量浅显易懂的方式及示例展示这些常见的问题，希望对于广大...
Verilog HDL 语法学习笔记
01-20 1670
Verilog HDL 语法学习笔记 今天给大侠带来Verilog HDL 语法学习笔记，话不多说，上货。 关于详细的VHDL语法以及Verilog HDL语法可参见往期文章。 一周掌握 FPGA VHDL Day 7 暨汇总篇 一周掌握FPGA Verilog HDL语法 汇总篇 一、Verilog HDL 简介 1.1 Verilog HDL 的历史 Verilog HDL 语 言 最 初 是 作为 Gateway Design Automation 公 司 （ Gateway..
Verilog HDL语法学习心得
Silence_tao的博客
07-21 1181
从五月中旬开始进入到Verilog HDL语法学习、项目实战阶段，满打满算已经两个月时间了。这两个月全部在自习室度过，一直没有认真做一篇总结，主要还是抽不出时间来，因为几乎每天都有需要琢磨研究的东西。今天得空写一篇总结，一是告慰自己，二是希望能为后来学习者提供一些借鉴，尽量少走一些弯路。 从零基础开始，到现在一看到编译报错信息就可以判断出是什么类型的错误、怎么解决以及可以帮助别人解决一些简单的问题。这背后的辛酸也只有自己能体会到。 上图是我解答某公众号文章《工程师深度：FPGA高手养成记》中
verilog HDL的基本语法
09-09
讲述硬件描述语言verilog HDL的语法，是初学者的有效参考书籍。
Verilog HDL的基本语法
08-11
Verilog HDL的基本语法，对初学者来说有很大的帮助，简单的认识了Verilog HDL的规则，可以配合《Verilog 硬件描述语言参考手册》一起看会收获很多的，
Verilog HDL语言语法大全
11-02
本文涵盖了VerilogHDL语言中用到的所有语法语句，对初学者有很好的指导作用
《Verilog-HDL实用设计与工程制作》例程
04-09
刘卫玲、常晓明编*的《Verilog-HDL实用设计 与工程制作》从实践的角度出发，全面介绍硬件描述 语言Verilog HDL，通过与具体电路实验的结合，使 读者能够轻松地掌握Verilog—HDL的语法、结构、功 能及简单应用。...
verilog语法入门
10-15
Verilog语法入门：Verilog HDL是一种用于数字逻辑电路设计的语言。本资源介绍了Verilog的模块、语法要点、数据类型和逻辑值、语句、任务与函数等内容，适合初学者学习。
FPGA仿真 modelsim No Design Loaded
m0_38139098的博客
06-22 3607
千奇百怪的bug中，最可怕的是不报错的bug，你又不知道哪里有问题。 在此把本鸟踩坑经验分享一下。 电脑运行太慢，软件还没加载完！说来可笑，可是我今天就被困扰了一天，刚才多等了几十秒才出来…所以，确定程序和软件设置没问题的前提下，耐心等一会，说不定奇迹会出现… 首先我想大家已经看过了这篇文章： modelsim 居然 error loading design？ ...
FPGA学习第五课 计数器级联的一些问题
m0_38139098的博客
06-11 1746
使用BCD计数器有一些好处，比如在使用数码管显示的时候，可以节省逻辑资源使用。如果使用一般方法，需要把一个很大的数分成百、十、个位数来进行显示，需要进行若干次取余、除法计算，消耗更多的逻辑元件。BCD方式则每个计数器就单独记录一位了。 本节从一个基本的计数器构建开始讲起，然后搭建一个BCD 3位计数器级联的计数器。 这里总结一下需要注意的问题： 进位问题 如果使用时序逻辑方式进位，需要格外小心进位逻辑对不对。比如，在低位的计数器为9时产生一个进位，看上去是没有问题的，但实操后会发现十位数、..
FPGA学习第二课 实现3-8译码器
m0_38139098的博客
05-05 1446
B站小梅哥学习笔记 本篇将给出完整的工程创建过程，另外给出所有的代码，其中包含必要的注释，可以用于学习Verilog HDL语法。 decoder.v /* 3-8译码器 */ module decoder(a,b,c,out); // 括号里面是端口列表 ABC三个输入 一个输出 input a; // 输入端口A input b; input c; outpu...
FPGA学习第四课 使用IP核
m0_38139098的博客
06-08 1262
本篇内容： ip核开发实例 计数器级联 开发环境 Quartus 15 + modelsim se 10 一种推荐的开发方式，是使用IP核，使我们可以直接使用写好的模块，缩短开发周期。与此同时，这些模块还可以提供更好的性能（何乐而不为）。 使用IP核 首先说一下我一开始遇到的问题，也是为大家提供一点经验（避坑）参考。在我使用的版本中，没有找到教程里面添加IP核的入口。查找资料未果（可能和我之前查资料的方式有关，之前我一直在找教程里的入口在哪里，而没有直接查如何添加IP核，现在私以为是版本
第一个FPGA仿真实例
m0_38139098的博客
05-05 888
之所以还在这里记录，是因为有很多问题，折腾了好久才出来结果。 开发环境 Quartus 15 + modelsim se 10 出现的问题： 1. Quartus 里面simulation - tool name仿真器的选择是灰色的（下图是修复好的） 解决办法：新建一个项目 。不过之前那个为啥是灰色的至今不明白 2. 使用modelsim se仿真环境，而非modelsim-altera，...
FPGA学习第六课 阻塞赋值与非阻塞赋值
m0_38139098的博客
06-18 612
=1. 概念 https://www.cnblogs.com/xgcl-wei/p/9059789.html FPGA实现赋值时，会由于器件原因造成延迟。举例来讲： 我们要计算out=a+b+cout=a+b+cout=a+b+c 为了体现本节的效果，这里增加计算过程，首先定义一个中间变量ddd，使得d=a+bd=a+bd=a+b outoutout就可以写成out=d+cout=d+cout=d+c 其中a、b、ca、b、ca、b、c都是1位的数据，out最大值是3，因此设为2位的。仿真结果如..
FPGA芯片对应的软件支持版本
m0_38139098的博客
05-04 594
拿到FPGA后，首先就是创建编程环境，由于不同版本软件对硬件的支持不同，这里给出不同型号FPGA所需的软件版本… Altera产品系列 所需软件 Quartus II 参见https://fpgasoftware.intel.com/devices/ ...
FPGA学习第三课 使用计数器
m0_38139098的博客
05-09 423
目标：实现LED 1s为周期闪烁 创建工程以及仿真步骤不再赘述，详见上一篇 FPGA学习第二课 这里直接给出代码和结果 首先写一下学习本课所遇到的问题 （1）注意宏定义语法 ，后面没有分好 （2）无论是代码文件还是testbench文件，module名称都必须和文件名一致，否则会报错 代码文件 counter_LED_flash.v /* Env AC620 Quartus II */ // 设计输入 module counter_LED_flash(clk50M, Rst_n, l..
verilog hdl入门手册
最新发布
07-16
### 回答1： Verilog HDL是硬件描述语言（Hardware Description Language）的一种，用于描述数字电路。它是一种结构化的、静态的描述语言，用于描述数字系统的行为和结构。Verilog HDL广泛用于硬件设计和验证，并且在EDA工具中得到了广泛支持。 为了入门Verilog HDL，首先需要学习其语法和基本概念。通常，入门手册可以提供以下内容： 1. 语法规则：了解Verilog HDL的基本语法，例如模块的声明、信号的定义和操作。 2. 数据类型：了解Verilog HDL的数据类型，包括整数、布尔类型、位向量和数组等。 3. 模块和端口：了解如何定义和使用Verilog HDL中的模块，并了解端口的连接和通信方式。 4. 信号赋值和操作：学习如何对信号进行赋值和操作，包括逻辑操作、位操作和运算符等。 5. 行为建模：了解如何使用Verilog HDL描述数字系统的行为和功能，并使用过程块和分配语句等来模拟电路的行为。 6. 结构建模：学习如何使用Verilog HDL描述数字系统的结构和组织，并使用连线和实例化等来组合不同的模块。 7. 时序建模：了解时序逻辑的建模方法，例如时钟、时序操作和触发器等。 8. 仿真与验证：学习如何使用仿真工具来验证和调试Verilog HDL描述的电路，并了解测试和调试技术。 入门手册通常以易于理解和实践的方式呈现内容，可以通过实例和练习来帮助读者快速掌握Verilog HDL的基础知识。通过逐步学习和实践，读者将能够使用Verilog HDL进行数字电路的设计和仿真，以实现各种功能和目标。 ### 回答2： Verilog HDL（硬件描述语言）入门手册是一本介绍Verilog HDL基础知识和使用方法的教材。这本手册旨在帮助初学者快速了解和掌握Verilog HDL的基本概念和语法。 首先，手册首先介绍了Verilog HDL的历史背景和发展，以及它在硬件设计中的作用。接着，手册详细介绍了Verilog HDL的基本数据类型、运算符和控制结构，使读者能够理解和使用Verilog HDL编写硬件描述。 然后，手册详细介绍了Verilog HDL中的模块和端口定义，以及如何实例化和连接模块。它还介绍了如何使用模块来描述复杂的硬件电路，并给出了一些实例来说明它们的用法。 此外，手册还涵盖了Verilog HDL中的时序和组合逻辑设计，包括时钟、触发器和寄存器的使用。它还介绍了如何在Verilog HDL中设计和实现有限状态机以及如何使用Verilog HDL进行仿真和验证。 最后，手册提供了一些常见问题和解答，以及一些实用技巧和建议，帮助读者更好地利用Verilog HDL进行硬件设计。 总而言之，Verilog HDL入门手册是一本简洁而全面的教材，适合那些希望快速入门并掌握Verilog HDL的初学者。它提供了丰富的示例和说明，可以帮助读者建立起对Verilog HDL的基本理解，并能够应用于实际的硬件设计中。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值