PCIE RC测试 和 Linux驱动及DTS分析

已于 2024-04-03 18:35:47 修改
阅读量1.2k 收藏 10
点赞数 25
文章标签： linux fpga开发 驱动开发
于 2024-04-03 18:32:06 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_45287781/article/details/137352550
版权

目录

前言

一、参考文档和示例工程

二、搭建工程，并裸机测试

1.选择合适IP

2.Block Design

3.Vitis裸机测试

三、PCIE RC Linux 驱动及DTS分析

前言

记录一下对于PCIE RC工程搭建、裸机测试、编写PCIE RC Device Tree过程。

一、参考文档和示例工程

        注意区分所使用的IP，我们使用的芯片型号是Virtex Ultra系列，所以不支持XDMA IP的RC功能，要使用AXI PCIE IP，所以下文中所有参考的文档以及示例工程均为AXI PCIE IP。

二、搭建工程，并裸机测试

1.选择合适IP

只介绍主要IP。

  • PCIE RC，需要可提供该功能IP，Xilinx主要提供了两类IP供选择：
    • XDMA （PCIE RC）
    • AXI PCIE3（PCIE RC）
  • CPU：选择MicroBlaze软核，并配置内部支持Linux

2.Block Design

这里将DDR作为了PCIE RC的Slave，整体BD框图如下：

3.Vitis裸机测试

步骤如下：

  • Vivado编写xdc，综合并导出XSA硬件文件（包含bitstream）
  • 在Vitis导入XSA文件，并打开pcie示例工程

在这里需要注意，Vitis针对AXI PCIE IP的Config参数读取时，TCL脚本存在错误，所以会导致Vitis所读取的Parameter.h文件参数会错误，我们需要对Vitis底层TCL进行修改，该TCL路径如下：

~\Vitis\2022.1\data\embeddedsw\XilinxProcessorIPLib\drivers\axipcie_v3_3\data\axipcie.tcl

打开这个脚本去修改它读的参数类型，都包含一个名为 的定义INCLUDE_RC。为了确定此定义的值，脚本读取 PCIe IP 的一个名为 的参数CONFIG.INCLUDE_RC，但该参数仅存在于映射到 PCIe IP 的 AXI 内存中。我们修改后的脚本版本使用正确的参数来确定 的值INCLUDE_RC，修改后的TCL贴到下方：

###############################################################################
# Copyright (C) 2011 - 2020 Xilinx, Inc.  All rights reserved.
# SPDX-License-Identifier: MIT
#
# MODIFICATION HISTORY:
#
# Ver      Who    Date     Changes
# -------- ------ -------- ----------------------------------------------------
# 03/22/10 rkv First Release 
# 09/06/13 srt Fixed CR 734175:
#              C_BASEADDR and C_HIGHADDR configuration parameters are renamed
#	       to BASEADDR and HIGHADDR in Vivado builds. Modified the tcl
#              for this change. 
#
# 3.0     adk    10/12/13 Updated as per the New Tcl API's 
#
###############################################################################
#uses "xillib.tcl"

proc generate {drv_handle} {
    xdefine_pcie_include_file $drv_handle "xparameters.h" "XAxiPcie" \
        "NUM_INSTANCES" \
        "DEVICE_ID" \
        "C_FAMILY" \
        "C_BASEADDR" \
        "C_HIGHADDR" \
        "C_INCLUDE_BAROFFSET_REG"\
        "C_AXIBAR_NUM"\
	"C_AXIBAR_0"\
	"C_AXIBAR_HIGHADDR_0"\
	"C_AXIBAR_AS_0"\
	"C_AXIBAR2PCIEBAR_0"\
	"C_AXIBAR_1"\
	"C_AXIBAR_HIGHADDR_1"\
	"C_AXIBAR_AS_1"\
	"C_AXIBAR2PCIEBAR_1"\
	"C_AXIBAR_2"\
	"C_AXIBAR_HIGHADDR_2"\
	"C_AXIBAR_AS_2"\
	"C_AXIBAR2PCIEBAR_2"\
	"C_AXIBAR_3"\
	"C_AXIBAR_HIGHADDR_3"\
	"C_AXIBAR_AS_3"\
	"C_AXIBAR2PCIEBAR_3"\
	"C_AXIBAR_4"\
	"C_AXIBAR_HIGHADDR_4"\
	"C_AXIBAR_AS_4"\
	"C_AXIBAR2PCIEBAR_4"\
	"C_AXIBAR_5"\
	"C_AXIBAR_HIGHADDR_5"\
	"C_AXIBAR_AS_5"\
	"C_AXIBAR2PCIEBAR_5"\
	"C_PCIEBAR_NUM"\
	"C_PCIEBAR_AS"\
	"C_PCIEBAR_LEN_0"\
	"C_PCIEBAR2AXIBAR_0"\
	"C_PCIEBAR_LEN_1"\
	"C_PCIEBAR2AXIBAR_1"\
	"C_PCIEBAR_LEN_2"\
	"C_PCIEBAR2AXIBAR_2"\
	"C_PCIEBAR_LEN_3"\
	"C_PCIEBAR2AXIBAR_3"\
	"C_PCIEBAR_LEN_4"\
	"C_PCIEBAR2AXIBAR_4"\
	"C_PCIEBAR_LEN_5"\
	"C_PCIEBAR2AXIBAR_5"\
	"C_INCLUDE_RC" 
  
        ::hsi::utils::define_config_file $drv_handle "xaxipcie_g.c" "XAxiPcie" \
        "DEVICE_ID" \
        "C_BASEADDR" \
        "C_AXIBAR_NUM" \
        "C_INCLUDE_BAROFFSET_REG" \
	"C_INCLUDE_RC" 
  
  
        xdefine_pcie_canonical_xpars $drv_handle "xparameters.h" "AxiPcie" \
        "DEVICE_ID" \
        "C_FAMILY" \
        "C_BASEADDR" \
        "C_HIGHADDR" \
        "C_INCLUDE_BAROFFSET_REG"\
        "C_AXIBAR_NUM"\
	"C_AXIBAR_0"\
	"C_AXIBAR_HIGHADDR_0"\
	"C_AXIBAR_AS_0"\
	"C_AXIBAR2PCIEBAR_0"\
	"C_AXIBAR_1"\
	"C_AXIBAR_HIGHADDR_1"\
	"C_AXIBAR_AS_1"\
	"C_AXIBAR2PCIEBAR_1"\
	"C_AXIBAR_2"\
	"C_AXIBAR_HIGHADDR_2"\
	"C_AXIBAR_AS_2"\
	"C_AXIBAR2PCIEBAR_2"\
	"C_AXIBAR_3"\
	"C_AXIBAR_HIGHADDR_3"\
	"C_AXIBAR_AS_3"\
	"C_AXIBAR2PCIEBAR_3"\
	"C_AXIBAR_4"\
	"C_AXIBAR_HIGHADDR_4"\
	"C_AXIBAR_AS_4"\
	"C_AXIBAR2PCIEBAR_4"\
	"C_AXIBAR_5"\
	"C_AXIBAR_HIGHADDR_5"\
	"C_AXIBAR_AS_5"\
	"C_AXIBAR2PCIEBAR_5"\
	"C_PCIEBAR_NUM"\
	"C_PCIEBAR_AS"\
	"C_PCIEBAR_LEN_0"\
	"C_PCIEBAR2AXIBAR_0"\
	"C_PCIEBAR_LEN_1"\
	"C_PCIEBAR2AXIBAR_1"\
	"C_PCIEBAR_LEN_2"\
	"C_PCIEBAR2AXIBAR_2"\
	"C_PCIEBAR_LEN_3"\
	"C_PCIEBAR2AXIBAR_3"\
	"C_PCIEBAR_LEN_4"\
	"C_PCIEBAR2AXIBAR_4"\
	"C_PCIEBAR_LEN_5"\
	"C_PCIEBAR2AXIBAR_5"\
 	"C_INCLUDE_RC" 
}

proc xdefine_pcie_include_file {drv_handle file_name drv_string args} {
    # Open include file
    set file_handle [::hsi::utils::open_include_file $file_name]

    # Get all peripherals connected to this driver
    set periphs [::hsi::utils::get_common_driver_ips $drv_handle]
    set ipname [common::get_property IP_NAME [get_cells -hier $drv_handle]]
    # Handle special cases
    set arg "NUM_INSTANCES"
    set posn [lsearch -exact $args $arg]
    if {$posn > -1} {
        puts $file_handle "/* Definitions for driver [string toupper [common::get_property NAME $drv_handle]] */"
        # Define NUM_INSTANCES
        puts $file_handle "#define [::hsi::utils::get_driver_param_name $drv_string $arg] [llength $periphs]"
        set args [lreplace $args $posn $posn]
    }
    # Check if it is a driver parameter

    lappend newargs
    foreach arg $args {
        set value [common::get_property CONFIG.$arg $drv_handle]
        if {[llength $value] == 0} {
            lappend newargs $arg
        } else {
            puts $file_handle "#define [::hsi::utils::get_driver_param_name $drv_string $arg] [common::get_property CONFIG.$arg $drv_handle]"
        }
    }
    set args $newargs

    # Print all parameters for all peripherals
    set device_id 0
    foreach periph $periphs {
        puts $file_handle ""
        puts $file_handle "/* Definitions for peripheral [string toupper [common::get_property NAME $periph]] */"
        foreach arg $args {
            if {[string compare -nocase "DEVICE_ID" $arg] == 0} {
                set value $device_id
                incr device_id
            } else {
                set value [::hsi::utils::get_param_value $periph $arg]
            }
            if {[llength $value] == 0} {
                set value 0
            }

			# In Vivado, the Gen3 core does not have a parameter called "C_INCLUDE_RC", instead it has "device_port_type"
			if { $value == 0 && $arg == "C_INCLUDE_RC" } {
				set value [common::get_property CONFIG.device_port_type $periph]
				if { $value == "Root_Port_of_PCI_Express_Root_Complex" } {
					set value 1
				} else {
					set value 0
				}
			}
		
	    # For Vivado, C_BASEADDR is renamed to BASEADDR
	    if { $value == 0 && $arg == "C_BASEADDR" } {
		set arg "BASEADDR"
                set value [::hsi::utils::get_param_value $periph $arg]
	    }	

	    # For Vivado, C_HIGHADDR is renamed to HIGHADDR
	    if { $value == 0 && $arg == "C_HIGHADDR" } {
		set arg "HIGHADDR"
                set value [::hsi::utils::get_param_value $periph $arg]
	    }	
	    if { $value == 0 && $arg == "C_PCIEBAR_NUM" && [string match -nocase $ipname "axi_pcie3"]} {
		set arg "PCIEBAR_NUM"
                set value [::hsi::utils::get_param_value $periph $arg]
	    }

            set value [::hsi::utils::format_addr_string $value $arg]
            if {[string compare -nocase "HW_VER" $arg] == 0} {
                puts $file_handle "#define [::hsi::utils::get_ip_param_name $periph $arg] \"$value\""
            } else {
                puts $file_handle "#define [::hsi::utils::get_ip_param_name $periph $arg] $value"
            }
        }
        puts $file_handle ""
    }
    puts $file_handle "\n/******************************************************************/\n"
    close $file_handle
}

proc xdefine_pcie_canonical_xpars {drv_handle file_name drv_string args} {
    # Open include file
    set file_handle [::hsi::utils::open_include_file $file_name]

    set ipname [common::get_property IP_NAME [get_cells -hier $drv_handle]]
    # Get all the peripherals connected to this driver
    set periphs [::hsi::utils::get_common_driver_ips $drv_handle]

    # Get the names of all the peripherals connected to this driver
    foreach periph $periphs {
        set peripheral_name [string toupper [common::get_property NAME $periph]]
        lappend peripherals $peripheral_name
    }

    # Get possible canonical names for all the peripherals connected to this
    # driver
    set device_id 0
    foreach periph $periphs {
        set canonical_name [string toupper [format "%s_%s" $drv_string $device_id]]
        lappend canonicals $canonical_name

        # Create a list of IDs of the peripherals whose hardware instance name
        # doesn't match the canonical name. These IDs can be used later to
        # generate canonical definitions
        if { [lsearch $peripherals $canonical_name] < 0 } {
            lappend indices $device_id
        }
        incr device_id
    }

    set i 0
    foreach periph $periphs {
        set periph_name [string toupper [common::get_property NAME $periph]]

        # Generate canonical definitions only for the peripherals whose
        # canonical name is not the same as hardware instance name
        if { [lsearch $canonicals $periph_name] < 0 } {
            puts $file_handle "/* Canonical definitions for peripheral $periph_name */"
            set canonical_name [format "%s_%s" $drv_string [lindex $indices $i]]

            foreach arg $args {
                set lvalue [::hsi::utils::get_driver_param_name $canonical_name $arg]

                # The commented out rvalue is the name of the instance-specific constant
                # set rvalue [::hsi::utils::get_ip_param_name $periph $arg]
                # The rvalue set below is the actual value of the parameter
                set rvalue [::hsi::utils::get_param_value $periph $arg]
                if {[llength $rvalue] == 0} {
                    set rvalue 0
                }
	    
			# In Vivado, the Gen3 core does not have a parameter called "C_INCLUDE_RC", instead it has "device_port_type"
			if { $rvalue == 0 && $arg == "C_INCLUDE_RC" } {
				set rvalue [common::get_property CONFIG.device_port_type $periph]
				if { $rvalue == "Root_Port_of_PCI_Express_Root_Complex" } {
					set rvalue 1
				} else {
					set rvalue 0
				}
			}
		
		# For Vivado, C_BASEADDR is renamed to BASEADDR
	    	if { $rvalue == 0 && $arg == "C_BASEADDR" } {
		    set arg "BASEADDR"
                    set rvalue [::hsi::utils::get_param_value $periph $arg]
	        }	

	        # For Vivado, C_HIGHADDR is renamed to HIGHADDR
	        if { $rvalue == 0 && $arg == "C_HIGHADDR" } {
		    set arg "HIGHADDR"
                    set rvalue [::hsi::utils::get_param_value $periph $arg]
	        }	
	        if { $rvalue == 0 && $arg == "C_PCIEBAR_NUM" && [string match -nocase $ipname "axi_pcie3"]} {
		    set arg "PCIEBAR_NUM"
		    set rvalue [::hsi::utils::get_param_value $periph $arg]
		}

                set rvalue [::hsi::utils::format_addr_string $rvalue $arg]

                puts $file_handle "#define $lvalue $rvalue"

            }
            puts $file_handle ""
            incr i
        }
    }

    puts $file_handle "\n/******************************************************************/\n"
    close $file_handle
}

之后对示例驱动编译，烧录，可以通过串口看到如下打印信息，即为测试成功：

三、PCIE RC Linux 驱动及DTS分析

待更新

白敬亭分亭
关注
  • 25
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 5
    评论
linux pcie RC 框架
ARM-Linux
12-09 1970
linux pcie RC 框架
linux设备驱动之PCIE驱动开发
技术联盟
09-26 2343
PCIE（PCI Express)是INTEL提出的新一代的总线接口,目前普及的PCIE 3.0的传输速率为8GT/s，下一代PCIE 4.0将翻番为16GT/S，因为传输速率快广泛应用于数据中心、云计算、人工智能、机器学习、视觉计算、显卡、存储和网络等领域。PCIE插槽是可以向下兼容的，比如PCIE 1X接口可以插4X、8X、16X的插槽上。 实现基本的PCIE驱动程序，实现以下模块：初始化设备、设备打开、数据读写和控制、中断处理、设备释放、设备卸载。本程序适合PCIE驱动开发通用调试的基本框架，对
PCIE的RC
最新发布
weixin_41230430的博客
07-24 611
x86处理器赋予了RC新的含义，PCIe总线规范中涉及的RC也以x86处理器为例进行说明，而且一些在PCIe总线规范中出现的最新功能也在Intel的x86处理器系统中率先实现。在PowerPC处理器的RC中，来自OCeaN或者FSB的信号协议与PCIe总线信号使用的电气特性并不兼容，使用的总线事务也并不相同，因此必须进行信号协议和总线事务的转换。事实上，只有x86处理器才存在PCIe总线规范定义的“标准RC”，而在多数处理器系统，并不含有在PCIe总线规范中涉及的，与RC相关的全部概念。
Linux 设备驱动 之 PCIE驱动开发
|~~~热爱生活、努力学习的小伙汁~~~|
03-16 2722
PCIE（PCI Express)是INTEL提出的新一代的总线接口,目前普及的PCIE 3.0的传输速率为8GT/s，下一代PCIE 4.0将翻番为16GT/S， 因为传输速率快广泛应用于数据中心、云计算、人工智能、机器学习、视觉计算、显卡、存储和网络等领域。 PCIE插槽是可以向下兼容的，比如PCIE 1X接口可以插4X、8X、16X的插槽上。 实现基本的PCIE驱动程序，实现以下模块： 初...
PCIe实践之路：Linux RC驱动
kunkliu的博客
11-05 2781
最新的4.12内核中对pci host driver进行一些划分，把基于designware IP的主控驱动放到drivers/pci/dwc目录下去了。如果是基于老的kernel开发，想要移植新版的内核的话，要注意，同时多了designware ep驱动框架。 非designware的主控驱动还是位于host目录下，譬如pcie-xilinx.c。 下面就以xilinx pcie主控驱动为例来介绍如何添加自己的host driver。 一、probe和设备树 现在的设备驱动大部分都是通过devic
RK3399平台开发系列讲解（PCI/PCI-E）5.54、PCIe RC侧控制器驱动
内核笔记
09-13 1271
📢本篇章将介绍RK3399平台PCIE总线RC侧驱动。
Linux ARM平台开发系列讲解（PCIE） 2.13.5 PCIE的配置过程
DSMGUOGUO的博客
08-03 1523
1. 概述前两节介绍了PCI访问桥设备和非桥设备的方法，本节就讲述PCIE的配置过程2. TLP事务层格式。
高通SDX12平台PCIe驱动dtsi解析
Gabriel.Tian的博客
12-08 2217
高通SDX12平台 PCIe驱动 设备树解析 DTSI文件解析
RK3588平台开发系列讲解（PCIe开发篇4)
whm128的博客
04-24 1573
此情况⼀般是设备驱动还 未加载或者加载时申请MSI或者MSI-X失败导致，请参考其他驱动，使⽤pci_alloc_irq_vectors等函数 进⾏申请，详情可结合其他成熟的PCIe外设驱动做法以及参考内核中的Documentation/PCI/MSIHOWTO.txt⽂档进⾏编写和排查异常。⽬前已知 JMB585芯⽚给出的解决办法是需要重复读取BAR空间，才可以解决他们Fireware的异常，那么可以使⽤ echo 1 > /sys/bus/pci/rescan重新对链路进⾏扫描，可以修复。
【QNX+Android虚拟化方案】11 - Passthrough配置文件 linux-la.config 内容分析
|~~~热爱生活、努力学习的小伙汁~~~|
08-20 608
【QNX+Android虚拟化方案】11 - Passthrough配置文件 linux-la.config 内容分析
Linux中Pcie驱动
03-21
玩转Linux中Pcie驱动，
linux设备驱动之PCIE驱动开发_rumenxuexi.tar.gz
03-11
https://blog.csdn.net/u010872301/article/details/78519371?locationNum=8&fps=1 linux设备驱动之PCIE驱动开发 PCIE驱动开发（内含Makefile，直接编译即可使用） http://download.csdn.net/download/u010872301/10116259
FPGA实现PCIe接口测试程序
01-06
基于xilinx--ML605的一个开发例程，对于刚入门PCIe的开发人员来说，不失为一个很好的参考
pcie测速方法.docx
05-28
该方法为仅测试pcie速度的方式，只是测试工程，不具备实际项目功能，不包含操作ddr的过程，仅供参考学习。
pcie测试代码
06-02
pcie测试 4通道 cyclone4 verilog
展锐UDX710：ProSLIC SI32185移植调试
Gabriel.Tian的博客
02-09 1953
紫光展锐 UDX710 ProSLIC SI32185 PCM
PCIe_TX/RX测试步骤
liuhuanyu3的博客
12-28 8977
5. GEN3_P01~P10同样用自动化测试，将第2步的Device Definition中仅选择P01~P10，点击Run，按CEM板卡上按键使测试的码型和实际速率保持一致。2. Set Up窗口：PCIE5.0->CEM-End Point Tests->Device Definition->勾选5G的-3.5dB&-6dB->选择8G的P0。注意示波器屏幕弹窗提醒，确认对应的速率，按CEM板卡上按键使测试的码型和实际速率保持一致。二： GEN4_P01~P10采用手动测试。
PCIe架构的处理器系统介绍
咸鱼弟的博客
10-24 806
不同的处理器系统中，PCIe体系结构的实现方式不尽相同。PCIe体系结构以Intel的x86处理器为蓝本实现，已被深深地烙下x86处理器的印记。在PCIe总线规范中，有许多内容是x86处理器独有的，也仅在x86处理器的Chipset中存在。在PCIe总线规范中，一些最新的功能也在Intel的Chipset中率先实现。本节将以一个处理器系统为例简要介绍RC的实现，并简单归纳RC的通用实现机制。
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

白敬亭分亭

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值