FPGA Verilog IIC控制EEPROM

最新推荐文章于 2024-02-05 10:29:32 发布
最新推荐文章于 2024-02-05 10:29:32 发布
阅读量868 收藏 10
点赞数 1
文章标签： fpga verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_46272475/article/details/121625168
版权

IIC通信协议简介

IIC只有两根线，一根SDA数据线，一根SCL数据线。
1、除了开始标志和结束标志，其余时间不允许在时钟信号高电平时数据线信号产生变化。因此写数据需要在时钟低电平时写入，读数据要在时钟高电平时读出。
2、开始和结束标志：在时钟线为高电平时，数据线电平由高变低（开始），数据线电平由低变高（结束）。
3、主机每发送8位数据，从机都会回应一位低电平的ACK信号。

EEPROM读写操作的流程

在进行写操作时，先写入从机地址（每个器件的从机地址都是固定的）以及读写标志位，再写入数据地址（有的是8位有的是16位），再写入数据。在进行随机读操作（即读取任意地址的数据）时，需要先进行一次哑写操作，写入要读取的地址。详见https://ww1.microchip.com/downloads/en/DeviceDoc/doc0336.pdf
图片来源于正点原子

module iic_ctrl(
input wire sys_clk,//系统时钟
input wire sys_rst,//系统复位
input wire [7:0] i2c_data_w,//输入数据
input wire [15:0] i2c_adrr,//输入地址
input wire  i2c_exec   ,//i2c开始信号
input wire bit_ctrl,//为1时代表地址16位，为0时代表地址8位。
input wire write_flag,//写标志
output reg [7:0] i2c_data_r,//读出的数据
output reg i2c_done,//i2c操作完成标志
output reg i2c_ack,//i2c从机应答信号
output reg i2c_clk,//i2c控制时钟
output reg SCL,//i2c时钟
inout  wire SDA//i2c数据线
);
parameter   SLAVE_ADDR = 7'b1010000   ;  //EEPROM从机地址
parameter   CLK_FREQ   = 26'd50_000_000; //模块输入的时钟频率
parameter   I2C_FREQ   = 18'd250_000    ; //IIC_SCL的时钟频率
parameter i2c_scl_cnt_max=((CLK_FREQ/I2C_FREQ)>>3);//生成i2c控制时钟
reg [8:0]i2c_scl_cnt;//控制时钟计数器
//状态机定义
localparam st_idle =8'b0000_0001;
localparam st_sladdr =8'b0000_0010;
localparam st_adder16=8'b0000_0100;
localparam st_adder8=8'b0000_1000;
localparam st_writ_data=8'b0001_0000;
localparam st_read_adder=8'b0010_0000;
localparam st_read_data=8'b0100_0000;
localparam st_stop=8'b1000_0000;
reg [7:0] state,next_state;

reg st_done;//状态机状态转换信号
//将输入信号寄存起来
reg [7:0] data_to_write;
reg [7:0] data_to_read;
reg [15:0] adder_to_write;
reg bit_8or16;
reg [5:0] cnt;//计数控制时钟周期
reg sdr;//三态门控制信号
reg SDA_OUT;
wire SDA_IN;
//三态门定义
assign SDA=sdr?SDA_OUT:1'bz;
assign SDA_IN=sdr?1'bz:SDA;


always@(posedge sys_clk or negedge sys_rst)
if(!sys_rst)
begin
i2c_scl_cnt<=0;
i2c_clk<=0;
end
else if(i2c_scl_cnt==i2c_scl_cnt_max-1'b1)
begin
i2c_scl_cnt<=0;
i2c_clk=~i2c_clk;
end
else
i2c_scl_cnt<=i2c_scl_cnt+1'b1;

//状态机第二段注意使用的时钟
always@(posedge i2c_clk or negedge sys_rst)
    if(!sys_rst)
    state<=st_idle;
    else
    state<=next_state;

//状态机第一段
always@(*)
begin
    case(state)
    st_idle:next_state=i2c_exec?st_sladdr:st_idle;
    st_sladdr:begin
            if(st_done)
               begin
                if(bit_8or16)
                   next_state=st_adder16;
                else
                    next_state=st_adder8;
                end
            else
                next_state=st_sladdr;
            end
            
    st_adder16:next_state=st_done?st_adder8:st_adder16;
    
    st_adder8:begin 
              if(st_done)
               begin
                 if(!write_flag)
                     next_state=st_writ_data;
                 else
                     next_state=st_read_adder;
                 end
              else
                 next_state=st_adder8;
            end
            
    st_writ_data:next_state=st_done?st_stop:st_writ_data;

    st_read_adder:next_state=st_done?st_read_data:st_read_adder;

    st_read_data:next_state=st_done?st_stop:st_read_adder;

    st_stop:next_state=st_done?st_idle:st_stop;

    default: ;

   endcase
end

always@(posedge i2c_clk or negedge sys_rst)
if(!sys_rst)
begin
SCL=1'b1;
i2c_ack=1'b0;
i2c_done=1'b0;
st_done=1'b0;
cnt<=1'b0;
data_to_read<=1'b0;
data_to_write<=1'b0;
adder_to_write<=1'b0;
bit_8or16<=0;
SDA_OUT<=1;
sdr<=1;
end 
else begin
cnt<=cnt+1'b1;//随着上升沿到来累加
st_done <= 1'b0 ; 
case (state)
//将输入信号寄存
st_idle:if(next_state==st_sladdr)
begin
bit_8or16<=bit_ctrl;
data_to_write<=i2c_data_w;
adder_to_write<=i2c_adrr;
cnt<=0;
end
//写入从机地址
st_sladdr:begin
case(cnt)
7'd0:sdr<=1;
7'd1:SDA_OUT<=1'b0;//开始标志

7'd2:SCL<=1'b0;
7'd3:SDA_OUT<=SLAVE_ADDR[6];
7'd4:SCL<=1'b1;

7'd6:SCL<=1'b0;
7'd7:SDA_OUT<=SLAVE_ADDR[5];
7'd8:SCL<=1'b1;

7'd10:SCL<=1'b0;
7'd11:SDA_OUT<=SLAVE_ADDR[4];
7'd12:SCL<=1'b1;

7'd14:SCL<=1'b0;
7'd15:SDA_OUT<=SLAVE_ADDR[3];
7'd16:SCL<=1'b1;

7'd18:SCL<=1'b0;
7'd19:SDA_OUT<=SLAVE_ADDR[2];
7'd20:SCL<=1'b1;

7'd22:SCL<=1'b0;
7'd23:SDA_OUT<=SLAVE_ADDR[1];
7'd24:SCL<=1'b1;

7'd26:SCL<=1'b0;
7'd27:SDA_OUT<=SLAVE_ADDR[0];
7'd28:SCL<=1'b1;

7'd30:SCL<=1'b0;
7'd31:SDA_OUT<=1'b0;//写
7'd32:SCL<=1'b1;

7'd34: SCL<=1'b0;

7'd35: sdr<=1'b0;//三态门切换到输入状态
                 
7'd36:SCL<=1'b1;

7'd37:begin  
        i2c_ack=SDA_IN?1'b1:1'b0;//是否收到从机应答
        st_done<=1'b1;//状态结束标志
      end
7'd38:begin 
        SCL<=1'b0;
        cnt<=1'b0;//计数器清零
            
      end
default  : ;
endcase
end
//写入数据地址的高八位
st_adder16:begin
case(cnt)
7'd0: begin
      sdr<=1'b1;
      SDA_OUT<=adder_to_write[15];
      end
7'd1:SCL<=1'b1;

7'd3:SCL<=1'b0;
7'd4:SDA_OUT<=adder_to_write[14];
7'd5:SCL<=1'b1;

7'd7:SCL<=1'b0;
7'd8:SDA_OUT<=adder_to_write[13];
7'd9:SCL<=1'b1;

7'd11:SCL<=1'b0;
7'd12:SDA_OUT<=adder_to_write[12];
7'd13:SCL<=1'b1;

7'd15:SCL<=1'b0;
7'd16:SDA_OUT<=adder_to_write[11];
7'd17:SCL<=1'b1;

7'd19:SCL<=1'b0;
7'd20:SDA_OUT<=adder_to_write[10];
7'd21:SCL<=1'b1;

7'd23:SCL<=1'b0;
7'd24:SDA_OUT<=adder_to_write[9];
7'd25:SCL<=1'b1;

7'd27:SCL<=1'b0;
7'd28:SDA_OUT<=adder_to_write[8];
7'd29:SCL<=1'b1;

7'd31:SCL<=1'b0;
7'd32:sdr<=1'b0;
7'd33:SCL<=1'b1;

7'd34:begin 
        i2c_ack=SDA_IN?1'b1:1'b0;
        st_done<=1'b1;
      end
7'd35:begin SCL<=1'b0;
            
            cnt<=1'b0;
            end       
 default  : ;
endcase
end
//写入地址低八位
st_adder8:begin
case(cnt)
7'd0:begin
     sdr<=1'b1; 
     SDA_OUT<=adder_to_write[7];
     end
7'd1:SCL<=1'b1;

7'd3:SCL<=1'b0;
7'd4:SDA_OUT<=adder_to_write[6];
7'd5:SCL<=1'b1;

7'd7:SCL<=1'b0;
7'd8:SDA_OUT<=adder_to_write[5];
7'd9:SCL<=1'b1;

7'd11:SCL<=1'b0;
7'd12:SDA_OUT<=adder_to_write[4];
7'd13:SCL<=1'b1;

7'd15:SCL<=1'b0;
7'd16:SDA_OUT<=adder_to_write[3];
7'd17:SCL<=1'b1;

7'd19:SCL<=1'b0;
7'd20:SDA_OUT<=adder_to_write[2];
7'd21:SCL<=1'b1;

7'd23:SCL<=1'b0;
7'd24:SDA_OUT<=adder_to_write[1];
7'd25:SCL<=1'b1;

7'd27:SCL<=1'b0;
7'd28:SDA_OUT<=adder_to_write[0];
7'd29:SCL<=1'b1;

7'd31:SCL<=1'b0;
7'd32:sdr<=1'b0;
7'd33:SCL<=1'b1;

7'd34:begin i2c_ack=SDA_IN?1'b1:1'b0;
            st_done<=1'b1;
end
7'd35:begin SCL<=1'b0;
            
            cnt<=1'b0;
            end       
 default  : ;
endcase
end
//写入数据            
st_writ_data:begin
case(cnt)
7'd0: 
begin
SDA_OUT<=data_to_write[7];
sdr<=1'b1;
end
7'd1:SCL<=1'b1;

7'd3:SCL<=1'b0;
7'd4:SDA_OUT<=data_to_write[6];
7'd5:SCL<=1'b1;

7'd7:SCL<=1'b0;
7'd8:SDA_OUT<=data_to_write[5];
7'd9:SCL<=1'b1;

7'd11:SCL<=1'b0;
7'd12:SDA_OUT<=data_to_write[4];
7'd13:SCL<=1'b1;

7'd15:SCL<=1'b0;
7'd16:SDA_OUT<=data_to_write[3];
7'd17:SCL<=1'b1;

7'd19:SCL<=1'b0;
7'd20:SDA_OUT<=data_to_write[2];
7'd21:SCL<=1'b1;

7'd23:SCL<=1'b0;
7'd24:SDA_OUT<=data_to_write[1];
7'd25:SCL<=1'b1;

7'd27:SCL<=1'b0;
7'd28:SDA_OUT<=data_to_write[0];
7'd29:SCL<=1'b1;

7'd31:SCL<=1'b0;
7'd32:sdr<=1'b0;
7'd33:SCL<=1'b1;

7'd34:begin i2c_ack=SDA_IN?1'b1:1'b0;
            st_done<=1'b1;
end
7'd35:begin SCL<=1'b0;
            
            cnt<=1'b0;
  end 
 default  : ; 
endcase
end
//读数据，要再次写入从机地址
st_read_adder:begin
case(cnt)
7'd1:
begin
SDA_OUT<=1'b0;//开始标志
sdr<=1'b1;
end

7'd2:SCL<=1'b0;
7'd3:SDA_OUT<=SLAVE_ADDR[6];
7'd4:SCL<=1'b1;

7'd6:SCL<=1'b0;
7'd7:SDA_OUT<=SLAVE_ADDR[5];
7'd8:SCL<=1'b1;

7'd10:SCL<=1'b0;
7'd11:SDA_OUT<=SLAVE_ADDR[4];
7'd12:SCL<=1'b1;

7'd14:SCL<=1'b0;
7'd15:SDA_OUT<=SLAVE_ADDR[3];
7'd16:SCL<=1'b1;

7'd18:SCL<=1'b0;
7'd19:SDA_OUT<=SLAVE_ADDR[2];
7'd20:SCL<=1'b1;

7'd22:SCL<=1'b0;
7'd23:SDA_OUT<=SLAVE_ADDR[1];
7'd24:SCL<=1'b1;

7'd26:SCL<=1'b0;
7'd27:SDA_OUT<=SLAVE_ADDR[0];
7'd28:SCL<=1'b1;

7'd30:SCL<=1'b0;
7'd31:SDA_OUT<=1'b1;//读
7'd32:SCL<=1'b1;

7'd34: SCL<=1'b0;

7'd35: sdr<=1'b0;
                 
7'd36:SCL<=1'b1;

7'd37:begin  i2c_ack=SDA_IN?1'b1:1'b0;
      st_done<=1'b1;
      end
7'd38:begin SCL<=1'b0;
            cnt<=1'b0;
           
            end
 default  : ;
endcase
end
//读出数据操作，在时钟为高电平时读取
st_read_data:begin
case(cnt)
//7'd0: SDA_OUT<=data_to_read[7];
7'd1:SCL<=1'b1;
7'd2:data_to_read[7]<=SDA_IN;
7'd3:SCL<=1'b0;

7'd5:SCL<=1'b1;
7'd6:data_to_read[6]<=SDA_IN;
7'd7:SCL<=1'b0;

7'd9:SCL<=1'b1;
7'd10:data_to_read[5]<=SDA_IN;
7'd11:SCL<=1'b0;

7'd13:SCL<=1'b1;
7'd14:data_to_read[4]<=SDA_IN;
7'd15:SCL<=1'b0;

7'd17:SCL<=1'b1;
7'd18:data_to_read[3]<=SDA_IN;
7'd19:SCL<=1'b0;

7'd21:SCL<=1'b1;
7'd22:data_to_read[2]<=SDA_IN;
7'd23:SCL<=1'b0;

7'd25:SCL<=1'b1;
7'd26:data_to_read[1]<=SDA_IN;
7'd27:SCL<=1'b0;

7'd29:SCL<=1'b1;
7'd30:data_to_read[0]<=SDA_IN;
7'd31:SCL<=1'b0;

7'd32:sdr<=1'b0;
7'd33:SCL<=1'b1;

7'd34:st_done<=1'b1;
7'd35:begin SCL<=1'b0;
            sdr<=1'b1;
            cnt<=1'b0;
            i2c_data_r<=data_to_read;
            end  
 default  : ;            
endcase
end
//结束i2c
st_stop: begin                           
case(cnt)
7'd0: begin
    sdr <= 1'b1;             
    SDA_OUT <= 1'b0;//结束标志
end
7'd1 : SCL     <= 1'b1;
7'd3 : SDA_OUT <= 1'b1;
7'd15: st_done <= 1'b1;
7'd16: begin
        cnt      <= 1'b0;
        i2c_done <= 1'b1;  //向上层模块传递I2C结束信号
       end
default  : ;
endcase
end

endcase
            
end

endmodule


//EEPROM_AT24C64的模拟模块（网上找的）
`timescale 1ns/1ns
`define timeslice 1250
module EEPROM_AT24C64(
scl,
sda
);
input scl; 
inout sda; 
reg out_flag; 
reg[7:0] memory[8191:0]; 
reg[12:0]address; 
reg[7:0]memory_buf; 
reg[7:0]sda_buf; 
reg[7:0]shift; 
reg[7:0]addr_byte_h; 
reg[7:0]addr_byte_l; 
reg[7:0]ctrl_byte; 
reg[1:0]State;
integer i;
//---------------------------
parameter
r7 = 8'b1010_1111, w7 = 8'b1010_1110, //main7
r6 = 8'b1010_1101, w6 = 8'b1010_1100, //main6
r5 = 8'b1010_1011, w5 = 8'b1010_1010, //main5
r4 = 8'b1010_1001, w4 = 8'b1010_1000, //main4
r3 = 8'b1010_0111, w3 = 8'b1010_0110, //main3
r2 = 8'b1010_0101, w2 = 8'b1010_0100, //main2
r1 = 8'b1010_0011, w1 = 8'b1010_0010, //main1
r0 = 8'b1010_0001, w0 = 8'b1010_0000; //main0
assign sda = (out_flag == 1) ? sda_buf[7] : 1'bz;

initial
begin
addr_byte_h = 0;
addr_byte_l = 0;
ctrl_byte = 0;
out_flag = 0;
sda_buf = 0;
State = 2'b00;
memory_buf = 0;
address = 0;
shift = 0;
for(i=0;i<=8191;i=i+1)
memory[i] = 0;
end
always@(negedge sda)
begin
if(scl == 1)
begin
State = State + 1;
if(State == 2'b11)
disable write_to_eeprom;
end
end

always@(posedge sda)
begin
if(scl == 1) 
stop_W_R;
else
begin
casex(State)
2'b01:begin
read_in;
if(ctrl_byte == w7 || ctrl_byte == w6
|| ctrl_byte == w5 || ctrl_byte == w4
|| ctrl_byte == w3 || ctrl_byte == w2
|| ctrl_byte == w1 || ctrl_byte == w0)
begin
State = 2'b10;
write_to_eeprom; 
end
else
State = 2'b00;
end
2'b11:
read_from_eeprom;
default:
State = 2'b00;
endcase
end
end 
task stop_W_R;
begin
State = 2'b00;
addr_byte_h = 0;
addr_byte_l = 0;
ctrl_byte = 0;
out_flag = 0;
sda_buf = 0;
end
endtask

task read_in;
begin
shift_in(ctrl_byte);
shift_in(addr_byte_h);
shift_in(addr_byte_l);
end
endtask

task write_to_eeprom;
begin
shift_in(memory_buf);
address = {addr_byte_h[4:0], addr_byte_l};
memory[address] = memory_buf;
State = 2'b00;
end
endtask

task read_from_eeprom;
begin
shift_in(ctrl_byte);
if(ctrl_byte == r7 || ctrl_byte == w6
|| ctrl_byte == r5 || ctrl_byte == r4
|| ctrl_byte == r3 || ctrl_byte == r2
|| ctrl_byte == r1 || ctrl_byte == r0)
begin
address = {addr_byte_h[4:0], addr_byte_l};
sda_buf = memory[address];
shift_out;
State = 2'b00;
end
end
endtask
task shift_in;
output[7:0]shift;
begin
@(posedge scl) shift[7] = sda;
@(posedge scl) shift[6] = sda;
@(posedge scl) shift[5] = sda;
@(posedge scl) shift[4] = sda;
@(posedge scl) shift[3] = sda;
@(posedge scl) shift[2] = sda;
@(posedge scl) shift[1] = sda;
@(posedge scl) shift[0] = sda;
@(negedge scl)
begin
#(`timeslice);
out_flag = 1;
sda_buf = 0;
end
@(negedge scl)
begin
#(`timeslice-250);
out_flag = 0;
end
end
endtask
task shift_out;
begin
out_flag = 1;
for(i=6; i>=0; i=i-1)
begin
@(negedge scl);
#`timeslice;
sda_buf = sda_buf << 1;
end
@(negedge scl) #`timeslice sda_buf[7] = 1;
@(negedge scl) #`timeslice out_flag = 0;
end
endtask
endmodule

仿真结果如下，在scl为高电平时sda由高变低，表示传输开始。数据在时钟高电平时保持稳定，在时钟低电平时变化。第一位到第七位为从机地址1010000 ，第八位为0，表示写操作，第九位为从机应答，低低电平表示应答成功。
在这里插入图片描述

fanyuandrj
关注
基于IIC通信的EEPROM读/写Verilog/VHDL程序
08-01
基于IIC通信的EEPROM读/写实验程序： 当按键1按下时，通过IIC总线执行AT24C02的数据写入操作；当按键2按下时，通过IIC总线执行AT24C02的数据读出操作；读写数据的地址一致，当执行读数据操作后，该数据将显示在数码管上。 文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。
自己编写的使用Verilog通过SPI读写EEPROM，验证OK
07-06
自己编写的使用Verilog通过SPI读写EEPROM，验证OK
Verilog实现IIC协议读写EEPROM
mikusic的博客
03-23 4180
在FPGA设计中，IIC协议是一个十分常见的协议，因为几乎所有的EEPROM都是用这个协议进行配置。
16-Verilog实现二线制I2C CMOS串行EEPROM的读写操作
最新发布
qq_21952195的博客
02-05 1766
使用Verilog实现二进制I2C CMOS串行EEPROM的读写操作
eeprom的verilog代码
11-14
经过验证的eeprom存储器控制，I2C接口协议，AT24C1024，上板调试过
基于FPGA的IIC协议详解——EEPROM控制器（2）
zhangningning1996的博客
01-15 1484
IIC协议仿真小结modelsim仿真测试上板测试代码上班调试结束语 小结 相信大家读完上一篇博客对IIC协议与eeprom读写已经有了一定的了解，本篇博客将以黑金A7102开发板为例进行验证上结代码的准确性，这里注意之江将上篇文章的代码放在A7102中是不能用的，因为上篇文章的代码是以24LC64为例进行书写的，而A7102中的eeprom芯片是24LC04。这里为了简单起见不再给出修改后的代码...
基于FPGA的IIC协议详解——EEPROM控制器（1）
zhangningning1996的博客
01-15 7638
IIC协议举例常用IIC协议使用地方常见IIC协议的注意点24LC64芯片读写命令的时序图eeprom控制器的系统框图时序图设计代码设计EEPROM控制器测试模块的代码结束语 常用IIC协议使用地方 熟悉一个协议一定要知道这个协议应该用到什么地方，IIC协议作为飞利浦公司定义的一个慢速传输协议，常用于： 1、芯片寄存器的配置； 2、eeprom的读写； 本次实验我们将使用eeprom来讲解IIC协...
iic.rar_FPGA IIC VERILOG_IIC FPGA_fpga iic_iic verilog_verilog
09-23
例如，通过编写适当的Verilog代码，你可以控制FPGA读取温度传感器的数据，并将结果显示在LCD显示屏上，或者将配置信息写入EEPROM中保存。 总之，这个"Iic.rar"资源对于那些想要在FPGA平台上实现IIC通信的工程师来说...
FPGA中 通过IIC读写EEPROM驱动代码示例
08-20
本文将详细介绍如何在FPGA中使用Verilog HDL（硬件描述语言）实现IIC（Inter-Integrated Circuit）总线驱动，以便读写EEPROM。 首先，理解IIC总线协议至关重要。IIC是一个多主控、同步、串行的两线制接口，由飞利浦...
基于IIC的EEPROM模型代码_i2ceeprom_fpga_verilog_IIC_
10-01
本文将深入探讨基于IIC协议的EEPROM模型，该模型是为FPGA（Field-Programmable Gate Array）设计的，使用Verilog硬件描述语言实现。我们将会分析其中的关键模块：EEPROM、EEPROM_WR、signal以及Top。 首先，`EEPROM...
FPGA IIC通信EEPROM仿真模型
08-18
FPGA中 IIC通信调试通信时需要一个仿真模型来模拟总线时序，这个是EEPROM存储芯片AT24C64的仿真模型，地址宽度13位，可存储8192个字节数据。
IIC.zip_IIC nio_fpga iic eeprom nios_nios iic
09-21
通过编写适当的C代码或硬件描述语言（如Verilog或VHDL），我们可以创建一个IIC控制器，该控制器作为NIOS II的外设，负责与物理IIC总线交互。 在与EEPROM的通信中，我们需要知道EEPROM的地址、数据格式以及操作模式...
基于FPGA的EEPROM读写系统
06-06
I2C接口器件EEPROM读写系统设计，包括串口发送模块，串口接收模块、fifo存储模块，fifo控制模块，I2C写控制模块，I2C读控制模块，I2C模块等。 EEPROM器件在FPGA上进行读写，以及接口设计和调试系统进行具体叙述。本实验平台使用的是小梅哥的AC620开发板，FPGA芯片是cyclone IV EP4CE10F17C8N。
基于verilog的EEPROM读写
小怪物的博客
08-28 8381
I2C串行总线一般有两根信号线，一根是双向的数据线SDA，另一根是时钟线SCL这里以一个byte的读写为例时序图：写时序 读时序 通过时序图可知，IIC读的时候需要先完成写的控制字和地址的命令，因为读的部分和写的部分有重复，所以这里的IIC控制模块我使用状态机来完成的，划分状态时，写时序的start—ack_low_addr这段为复用状态控制命令和状态的定义//instru parameter
I2C总线EEPROM AT24CM01读写Verilog代码
03-02
I2C总线EEPROM AT24CM01读写FPGA控制器，Verilog代码实现。将8bit字节形式的数据写入EEPROM指定的地址中，从指定的地址读取数据以8bit字节形式输出，友好的读写握手接口信号。容易修改以适应其它I2C总线的存储器。 该代码已在多个实际项目中应用，得到充分验证。
FPGA 读写i2c-eeprom-Verilog逻辑源码Quartus工程文件+文档说明.zip
04-12
FPGA 读写i2c_eeprom_Verilog逻辑源码Quartus工程文件+文档说明，EEPROM 型号24LC04,，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 module i2c_eeprom_test( input clk, input rst_n, input key1, inout i2c_sda, inout i2c_scl, output [5:0] seg_sel, output [7:0] seg_data ); localparam S_IDLE = 0; localparam S_READ = 1; localparam S_WAIT = 2; localparam S_WRITE = 3; reg[3:0] state; wire button_negedge; reg[7:0] read_data; reg[31:0] timer; wire scl_pad_i; wire scl_pad_o; wire scl_padoen_o; wire sda_pad_i; wire sda_pad_o; wire sda_padoen_o; reg[ 7:0] i2c_slave_dev_addr; reg[15:0] i2c_slave_reg_addr; reg[ 7:0] i2c_write_data; reg i2c_read_req; wire i2c_read_req_ack; reg i2c_write_req; wire i2c_write_req_ack; wire[7:0] i2c_read_data; ax_debounce ax_debounce_m0 ( .clk (clk), .rst (~rst_n), .button_in (key1), .button_posedge (), .button_negedge (button_negedge), .button_out () ); wire[6:0] seg_data_0; seg_decoder seg_decoder_m0( .bin_data (read_data[3:0]), .seg_data (seg_data_0) ); wire[6:0] seg_data_1; seg_decoder seg_decoder_m1( .bin_data (read_data[7:4]), .seg_data (seg_data_1) ); seg_scan seg_scan_m0( .clk (clk), .rst_n (rst_n), .seg_sel (seg_sel), .seg_data (seg_data), .seg_data_0 ({1'b1,7'b1111_111}), .seg_data_1 ({1'b1,7'b1111_111}), .seg_data_2 ({1'b1,7'b1111_111}), .seg_data_3 ({1'b1,7'b1111_111}), .seg_data_4 ({1'b1,seg_data_1}), .seg_data_5 ({1'b1,seg_data_0}) ); always@(posedge clk or negedge rst_n) begin if(rst_n == 1'b0) begin state <= S_IDLE; i2c_write_req <= 1'b0; read_data <= 8'h00; timer <= 32'd0; i2c_write_data <= 8'd0; i2c_slave_reg_addr <= 16'd0; i2c_slave_dev_addr <= 8'ha0;//1010 000 0(default address ‘000’ write operation) i2c_read_req <= 1'b0; en
I2C-verilog-(非常详细的i2c学习心得)
04-18
I2C-verilog-(非常详细的i2c学习心得)，总结的非常详细。可以练手
FPGA：IIC验证镁光EEPROM仿真模型（纯Verilog）
千歌叹尽执夏的博客
01-15 5995
IIC协议这里就不赘述了，网上很多，这里推荐两个，可以看看【接口时序】6、IIC总线的原理与Verilog实现 ，还有IIC协议原理以及主机、从机Verilog实现。 前者是对IIC协议详细介绍、以及主机发送，主机接收两种方式。后者，是在前者基础上做设计，讲的是主机、从机两种设计实例。关于IIC从机，网上例程较少，可以参考这个博主的。不过，这个博主的状态机写的很乱，也没什么注释，看了两天才搞明白Verilog描述的什么，如果有FPGA爱好者需要用到，又看不懂的，可以私信我。
使用 verilog语言实现的FPGA控制 AT24C02C eeprom的读写功能模块。iic通讯，自己整理总结开发的一些注意点。
lw08123321的博客
06-08 579
AT24C02C EEPROM IIC通讯 verilog代码
FPGA实现IIC接口（2）--IIC接口芯片的实际使用
热门推荐
孤独的单刀
10-15 4万+
通过本文您会学到：如何用EEPROM来实现IIC接口。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值