DDR概念简单整理

做一个关于各代ddr差异上的整理，主要侧重于物理层模拟指标，协议层不懂就顺带点。

一、什么是ddr

ddr sdram全称是双数据速率动态随机存储器，相比普通的sdram，ddr可以在时钟上升和下降沿都进行一次传输，因此速率是双倍。时钟顾名思义，ddr内部需要一个同步时钟来安排数据。

这里比较重要的概念是ddr的速率，主要有核心频率、时钟频率和传输频率。核心频率是对时钟进行分频后的结果，传输频率是数据的实际传输速率。外部时钟频率=数据传输率/2，而内部时钟频率=数据传输率/DDR的数据预取位数，不同代的ddr数据预取数prefetch也不同。说到内存的时钟频率一般指的都是外部时钟频率。

SDRAM内存在时钟脉冲的上升沿传输数据，DDR1内存通过增加数据预取位数至2位，在时钟脉冲的上升沿和下降沿都能够传输数据。这样的话，DDR1内存的数据传输率就可以达到时钟频率的2倍。

在DDR2内存中，采用了差分时钟、增加数据预取长度至4位、增加数据突发长度等技术后，将外部时钟频率提高到内部时钟频率的2倍，这样的话，DDR2内存的数据传输率可以达到外部时钟的2倍,即传输：外部：内部=4：2：1，可以认为在每个触发沿都预读取2bit。

在DDR3内存中，增加数据预取长度至8位，并将内部时钟频率进行了提高，进而使得外部时钟频率也随之提高，这样的话，DDR3内存的数据传输率也就提高了。但是在外部时钟频率相同的情况下，DDR2与DDR3内存的数据传输率是相同的！

在DDR4内存中，数据预取位数没有提高，仍然是8位。但是通过采用类似的Bank Group技术，加上全新的点对点传输、大量的功控制和信号完整性控制技术，使得DDR4内存数据传输率得到显著提高。

上图是ddr的一个基本系统架构，主要由控制器、物理层和颗粒组成。

当时钟频率被启动到需求值后，系统开始工作，在一个时钟周期内完成读-存或存-读的操作。其中时钟、系统和控制线都是控制器向dram的单向传输，选通和数据线是两者直接双向传输。在高频下为了降低共模噪声，时钟和选通信号采用差模信号。常用的单位GT/s表示每秒传输次数，实际的GB/s需要根据位宽等因素计算，一般是64bit，就是8字节，即乘个8。

整个ddr内存的结构从上到下是这样的：一条内存一条rank，有4个颗粒（芯片），每个颗粒有8个bank，每个bank有16个cell，每个cell内是一个大规模阵列，每次读出同时选中4个颗粒的各一个bank，就是4个bank（同序号），每个bank的每个cell都被读出1bit数据，总共就是64bit。

 这里简单介绍下DIMM，即Dual-Inline-Memory-Modules，中文名叫双列直插式存储模块，我们买内存时DIMM是更常见的词，它其实是一种内存插槽模式，传统内存采用单列的SIMM，位宽只有32，而DIMM采用双面双列，有64位，现在主流CPU架构都采用64位，为了与CPU统一，DIMM也就成了主要的内存模式。

DIMM本身又有下面几种类型：

1.U-DIMM

就是不带内存缓存的DIMM，传输延迟比较小，但不太稳定，是PC端比较常见的。

2.SO-DIMM

是一种比标准DIMM尺寸大概小一半的DIMM，主要应用于笔记本这种对大小有限的地方。

3.FB-DIMM

即全缓存DIMM，主要用于服务器

4.Reg-DIMM

带寄存器的双列直插内存模块，是一种带奇偶校验的同步动态内存，主要用于高端服务器。

二、DDR的分类与发展

这里简介ddr从第一代到第五代以及LPDDR、GDDR和HBM的差别。

1.DDR 

ddr1的时钟频率一般在133-200Mhz内，相比sdram采用双边沿触发，所以传输速率是时钟两倍，但对于选址与控制，还是和SDRAM速度一样。采用2.5V电压，容量可以达到1GB.

ddr2采用双边沿预读取，速度是ddr1的两倍，且可以选择单个bank刷新。工作电压1.8V但可以获得800Mhz的传输速率

ddr3的工作电压只有1.5V，预读取达到8bit，更为重要的是，ddr3增加了ZQ，即校准功能，去调整ODT与输出电阻（240Ω）匹配，防止ISI。同时利用writing leveling来消除fly-by拓扑带来的CK与DQ之间的延时误差（利用反馈来不断调整DQ的延时）

ddr4工作电压进一步降低到1.2V，同时又做了新的突破，引入了bank group的概念，增加了带宽。DDR4理论上每根DIMM模块能达到512GB的容量，而DDR3每个DIMM模块的理论最大容量仅128GB；一个rank单元内的bank单元数量增长至16个，每个DIMM模块最高拥有8个rank单元。 

这里稍微扩展下bank group的概念。在ddr4里，将一个颗粒里的8个bank分成两组，每组4个，总共20根地址线和16根数据线。首先用一根地址线选通group， 接着选用两根地址线去选通一个group里的四个bank，剩下17根地址线，其中一条用来行选通使能，另外16根行选通。然后禁用使能线，10根线做列使能，6根做别的复用信号。这样总共有64M个地址编号。每个cell有16bit，因此每个bank有128Mb，8个bank就是1G.

ddr5又做了新突破，功耗只有1.1V，将电源管理芯片引入到DIMM，颗粒更小，更加省电,预取达到16bit。相比ddr4的64数据+8ECC的组成，ddr5采用双通道，每个通道32数据+8ECC的方式提高了内存访问效率。由于ddr5速度极高，这带来了严重的ISI问题，需要采用DFE均衡方案（提高增益,ddr4采取ctle方案）

2.LPDDR

这里就简单介绍下lpddr5.

lpddr5主要应用于移动端，工作电压1.05/0.9V，I/O电压0.5/0.3V（有两种电压是考虑到高频和低频两种工作模式），存储控制器的频率是外部时钟的一半（达不到时钟那么快）。它在架构上做了极大创新，首先采用WCK（write ck）方案，将CK降频为外部时钟的四分之一（或二分之一）。降低了ISI的影响。LPDDR5 不支持传统的双向数据选通架构，而是引入了两个单向数据选通：用于写入操作的写入时钟 (WCK) 和用于读取操作的可选读取时钟 (RDQS)。系统可以选择无选通或单端选通来以较低的速度进行读取，同时节省功耗，当要想达到高速时，就需要采用差分选通 (RDQS/RDQS#)。

LPDDR5 DRAM 有三种模式（Bank-Group 模式（4 个 Bank，4 Bank-Group），8 Bank 和 16 Bank）。Bank-Group 模式适用于高于 3200 Mbps 的速度，并允许 16 和 32 拍的突发长度。8 Bank 模式支持突发长度为 32 拍的所有速度，而 16 Bank 模式则支持突发长度为 16 或 32 拍的 3200 Mbps 以下的速度。

这里提一嘴反射的概念。我们往往比较关注由于阻抗突变引起的反射，无论什么原因使瞬时阻抗发生了改变，部分信号将沿着与原传播方向相反的方向反射，而另一部分将继续传播，但幅度有所改变。

3.GDDR

主要应用于显卡领域

4.HBM

采用垂直堆叠工艺的内存芯片，带宽与堆叠数有关

GDDR和HBM贴主没做过，以后做了再补充下。