AD9371+ZC706 NO-OS初始工程搭建-Vivado2019.2
PL端HDL源码下载:https://github.com/analogdevicesinc/hdl/tree/hdl_2019_r2
非2019.2版本请参考https://wiki.analog.com/resources/fpga/docs/releases
PS端No-OS C语言嵌入式程序源码下载:https://github.com/analogdevicesinc/no-OS/tree/2019_R2/projects/ad9371/src
AD9371/9375 C语言源码src 和 Transceiver Evaluation Software 下载
https://www.analog.com/en/design-center/landing-pages/001/transceiver-evaluation-software.html
以上源码根据自己使用的Vivado版本和器件选择即可,本文使用的是Vivado2019.2、Vitis IDE 2019.2和ADRV9375-W/PCBA
Build HDL工程官方教程:https://wiki.analog.com/resources/fpga/docs/build#windows_environment_setup
AD9371/9375 No-OS Setup 官方教程:https://wiki.analog.com/resources/eval/user-guides/mykonos/no-os-setup
——————————————
1.PL端Vivado工程搭建
1.1下载HDL源码并解压
PL端HDL源码下载:https://github.com/analogdevicesinc/hdl/tree/hdl_2019_r2
非2019.2版本请参考https://wiki.analog.com/resources/fpga/docs/releases
1.2编译工程文件
1.安装cygwin,具体方法请自行百度。(make一定要装)
2.打开cygwin,运行下列命令
export PATH=$PATH:/cygdrive/d/xilinx/vivado/2019.2/bin
设置Vivado安装路径,设置完成后,运行
which vivado
如果正常,就会显示vivado路径。
3.在cygwin中运行如下命令
cd D:/hdl-hdl_2019_R2/projects/adrv9371x/zc706
make
4.等待约30分钟即可
1.3利用TCL文件自动搭建工程
1.打开vivado2019.2,在最下方Tcl Console 指定工程tcl文件所在路径
cd D:/hdl-hdl_2019_R2/projects/adrv9371x/zc706
2.编译工程TCL文件,自动搭建工程
source ./system_project.tcl
1.4 对搭建好的工程,进行编译综合生成.bit文件。