数字电路基础

数字电路基础

CMOS器件：金属接电极，氧化物，衬底。
CMOS反相器：上面PMOS，下面是NMOS，输入IN到输出OUT反相的原因，版图俯视图，POMS是空穴（空穴迁移率比电子迁移率慢两倍，故空穴宽度就需要大于NMOS管宽度）导电使得器面积比NMOS大。MOS管当作一个开关使用，翻转会有电荷的翻转和，而产生功耗，NOMMOS衬底接低电平，PMOS接高电平，噪声容限的问题？动态功耗（输入IN翻转的次数，减小的方法：从公式看，从前端看，减小没有必要的翻转频率，门控时钟+减小电压-但是当电压太小使得电压的充电速度很小，电路工作很慢，同时加粗样式噪声容限减小,做小电容，后端的角度-做小MOS管的沟道），

功耗问题

https://blog.csdn.net/qq_27745395/article/details/76855661
电容的充放电，
静态功耗（短路功耗-开关瞬开瞬关时候形成的通路+漏电功耗-MOS管和二极管），过渡时间尽量减小。
动态功耗计算：Q=UC；W=IUt=Q/tUt=Q*U

如何用MOS管搭建门电路：上拉逻辑用PMOS，下拉逻辑用NMOS，例如：搭建与非门，真值表表示，只要有输入为0则输出1，则表示PMOS要并联，只有当两个输入都为1时，输出才接地为0，NMOS则串联。
搭建或非门，只有当输入全为0时输出才接1，则POMS串联，只要有一个输入为1，则输出为0，NMOS就串联了。三输入的呢？一样的思路-——真值表

数字时序电路

锁存器：电平敏感；寄存器和触发器：边沿触发。
下图是锁存器，传输门的上面NMOS管，下面是PMOS管。当CN为高，CP为低则导通。
建立时间：时钟边沿翻转时，即反相器的延时。保持时间：MOS导通的，输入一变输出就不稳定，如何解决？violation？
使用传输门两个管子，一个管子会造成传输损耗，就Vgs与阈值电压Vt的问题，故PMOS传输高电平，NMOS传输低电平没有损耗。

时序问题计算Tsetup=Tclk - Tlogic;Thold = Tlogic + Tcq - Tskew;寄存器延时。
解决建立时间违例：增大时钟周期，减少组合逻辑延时-流水线-减少组合逻辑门的使用-减小扇出或者负载，增大时钟偏移量（后端加buffer）
保持时间违例：增大线路延时，减小时钟偏移-调整时钟树。
工业界如何实现加法器、乘法器？
数字电路数制的转换：二进制、八进制、十进制、十六进制等
如何求反码、补码？正数三个数一样，复数的补码，符号位不变，其余位取反+1。或者2的n次方-转换数字。
布尔逻辑：与、或、非逻辑。