2021年01月_宁静致远dream

12月 11月 10月 07月 06月 05月 04月 03月 02月 01月

原创 Vivado 约束文件XDC使用经验总结

1.1 Vivado 约束文件XDC使用经验总结1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）Vivado 约束文件XDC使用经验总结；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步

2021-01-29 23:28:31 4779

原创 FPGA时序约束设计经验总结

1.1 FPGA时序约束设计经验总结1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）FPGA时序约束设计经验总结；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用

2021-01-29 23:16:20 197 1

原创 FPGA系统设计考虑因素

1.1 FPGA系统设计考虑因素1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）FPGA系统设计考虑因素；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路

2021-01-29 23:03:54 198 1

原创 VHDL常用操作符介绍

1.1 VHDL常用操作符介绍1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）VHDL常用操作符介绍；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（A

2021-01-29 23:00:07 1870 2

原创 ISE14.7逻辑综合与实现工作过程

1.1 ISE14.7逻辑综合与实现工作过程1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）ISE14.7逻辑综合与实现工作过程；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产

2021-01-29 22:57:30 1126

原创 Vivado仿真网表输出高阻态

1.1 Vivado仿真网表输出高阻态1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）Vivado仿真网表输出高阻态；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为

2021-01-29 22:54:05 4009 2

原创 Vivado生成bit文件布局失败解决

47 Vivado生成bit文件布局失败解决1）遇到问题描述使用Vivado软件生成bit文件时，工程报错，错误信息如下：[Place 30-467] Based on the user constraints, this design needs to place 19 BUFG instances in the bottom half of SLR no. 0. This is not possible due to the device capacity constraints. Each

2021-01-26 22:39:03 1866

原创 Vivado设计DDR3接口生成bit报错解决

1.1 Vivado设计DDR3接口生成bit报错解决1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）Vivado设计DDR3接口生成bit报错解决；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的

2021-01-24 22:31:30 848

原创 DDR3初始化时间测试

1.1 DDR3初始化时间测试1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）DDR3初始化时间测试；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（A

2021-01-24 22:29:56 633

原创 Vivado生成bit文件报错彻底解决

1.1 Vivado生成bit文件报错彻底解决1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）Vivado生成bit文件报错彻底解决；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展

2021-01-24 22:28:42 2524

原创 Verilog实现AXI4-Lite源代码

1.1 Verilog实现AXI4-Lite源代码1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）Verilog实现AXI4-Lite源代码；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进

2021-01-16 22:37:09 1546 1

原创 System verilog利用class类打印信息

1.1 System verilog利用class类打印信息1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）System verilog利用class类打印信息；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Array）是在PAL、GAL等

2021-01-16 22:33:38 579

原创 Verilog实现2分频实例

1.1 Verilog实现2分频实例1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）Verilog实现2分频实例；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用

2021-01-14 22:36:50 2087 1

原创 Verilog实现3分频实例

1.1 Verilog实现3分频实例1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）Verilog实现3分频实例；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用

2021-01-14 22:35:44 450

原创 Vivado生成bit文件出现error解决

1.1 Vivado生成bit文件出现error解决1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）Vivado生成bit文件出现error解决；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础

2021-01-14 22:33:12 1566 1

原创 Vivado工程路径太长导致不能生成bit文件

1.1 Vivado工程路径太长导致不能生成bit文件1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）Vivado工程路径太长导致不能生成bit文件；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的

2021-01-14 22:28:53 854

原创 System verilog随机系统函数$randomize使用方法

1.1 System verilog随机系统函数$randomize使用方法1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）System verilog随机系统函数$randomize使用方法；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate

2021-01-12 22:15:59 772

原创 System verilog随机函数$urandom输出8bit随机数

1.1 System verilog随机函数$urandom输出8bit随机数1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）System verilog随机函数$urandom输出8bit随机数；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gat

2021-01-12 22:14:47 1671

原创 System verilog随机系统函数$urandom_range使用方法

1.1 System verilog随机系统函数$urandom_range使用方法1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）System verilog随机系统函数$urandom_range使用方法；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmab

2021-01-12 22:13:47 5154

原创 System verilog随机系统函数$urandom使用方法

1.1 System verilog随机系统函数$urandom使用方法1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）System verilog随机系统函数$urandom使用方法；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Arra

2021-01-12 22:12:50 3216

原创 System verilog随机系统函数$random使用方法

1.1 System verilog随机系统函数$random使用方法1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）System verilog随机系统函数$random使用方法；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Array）

2021-01-12 22:11:58 1879

原创 FPGA控制不其他芯片

1.1 FPGA控制不其他芯片1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）FPGA控制不其他芯片；5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（A

2021-01-11 22:22:39 125