PYNQ 使用AXI-Stream封装自定义ip挂在AXI-DMA上传输数据报错 RuntimeError: DMA channel not started

已于 2023-10-12 11:44:56 修改
阅读量374 收藏
点赞数
文章标签： fpga
于 2023-10-12 11:43:24 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_46501542/article/details/133787278
版权
文章讲述了在使用PYNQ进行硬件设计时，遇到DMA从PS到PL的数据传输错误，通过更换示例项目中的AXI-StreamDataFIFO解决了问题。作者还探讨了Tready信号在AXI协议中的角色，以及为何默认状态下Tready为高电平可能导致错误。
摘要由CSDN通过智能技术生成

参考下列PYNQ官方示例工程使用DMA进行PS和PL的交换，主要指通过MM2S将数据发给AXI-Stream口的自定义IP，但执行python时报错：RuntimeError: DMA channel not started

Tutorial: PYNQ DMA (Part 1: Hardware design) - Learn - PYNQ

将自定义ip换为example project里的AXI-Stream Data FIFO，能够正常工作，用ila抓取波形如下

发现Tready在默认情况下为高电平，但根据ip package自动生成的stream slave代码，Tready为低电平，将Tready改为一直为高，发现可以正常传输（但要保证不会错失数据）

但根据AXI协议，TVALID不能依赖TREADY，所以为什么会这样还不是很清楚


 

m0_46501542
关注
详解AXI4-Stream接口（2）--AXI4-Stream接口IP源码分析及仿真
孤独的单刀
11-22 1万+
通过本文您会学到：如何对AXI4-Stream接口IP的源码进行分析
自定义AXI-IP核（转）
weixin_30737363的博客
10-31 246
目的： 自定义一个IP核，通过AXI总线与ARM系统连接 环境： Win7 32bit Vivado2014.4.1 Xilinx sdk2014.4 开发板： Zc702 第一步： 新建一个自定义的HDL模块，本实验新建一个16位加法器，保存为test.v,代码如下 module test( input [15:0] a,...
（附代码）利用AXI_DMA进行批量数据发送到PS（测试篇）
ZZ2588的博客
12-28 1864
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录 前言 一、pandas是什么？ 二、使用步骤 1.引入库 2.读入数据 总结 一、Zynq的GPIO概述 简单的理解，MIO 是 PS 系统原生的，和 PL 没啥关系；但是 EMIO 是 PS 借 PL 的引脚用，所以它们就有千丝万缕的关系，PL 的工程里面势必要做点什么。MIO 在 PS 系统里面分配好对应的信号功能后，在 PL 的代码里面就不需要写任何的逻辑，甚至引脚分配都...
ZYNQ：使用AXI Stream interface创建SPI发送IP核
qq_36426195的博客
11-18 2874
zynq的SPI发送IP核的学习与解读
调通DMA系统集成中遇到的问题
祥瑞的技术博客
06-27 999
先写出整个流程，一环一环来找问题所在：整个流程：1.用c语言cnn源码用HLS生成相应的IP core2.在vivado中加入IP core，生成系统3.生成比特流，放入SD卡，烧录入FPGA中4.服务器编译对单片机的Bench程序，并用单片机运行目前最有可能出现问题：一、HLS生成的IP core有问题：方法：1.用HLS和骆工源码生成cnnL和simpleIO，放入系统实验是否出问题。2.直接...
c语言实现axi通信,【参赛手记】AXI-Stream接口开发详细流程
weixin_39980360的博客
05-23 886
本文是AXI-Stream IP调试日记的终结篇。看到这里，可能大家都还对Stream没有一个直观的认识。其实Stream并不陌生，在我们学c++编程时，一定会包含，这样就可以完成控制终端对程序的输入输出了。如果还是不够直观，想象一下水流，是连续不断的，向某一方向，以固定的速度输送的接口。以我们看视频为例，视频文件本来是保存在硬盘里的，怎么播放呢，不能一下子把整个文件都显示到屏幕上，而是以一定速度...
ZYNQ AXI DMA调试细节(二)
gouqu5156的博客
06-19 5702
这是之前那篇博客的实验篇。 上一篇博文遇到了axidma接收的问题，经过各种实验和搜索，终于找到了一篇有用的文档，我在第一篇进行了介绍。不过，实验是自己的，虽然作者分析的错误原因很详细，很可信，但是得亲自验证。下面就介绍下我的验证结果。 验证结果出了之前压根都没想到的现象，特此记录。 一：axidma什么时候出现第一个有效的信号（相关ready和vaild信号都为高）？ 实验前：之前看ip...
AXI-stream总线多端口仲裁算法_fixedpriority_roundrobin_arbiter_AXI-Stream_
10-02
AXI（Advanced eXtensible Interface）是ARM公司提出的一种广泛使用的片上系统（SoC）互连接口标准，其中AXI-stream是针对串行数据流传输的一个子集。在多端口系统中，多个主设备可能同时请求访问共享资源，如内存或...
AMBA: AXI-Stream协议参考文档
08-21
AMBA（Advanced Microcontroller Bus Architecture）是由ARM公司开发的一种开放标准的片上系统（SoC）互连架构，用于在微处理器、存储器以及其他外设之间实现高效的数据传输。AXI（Advanced eXtensible Interface）...
基于Zynq 配置DMA在PS DDR 端和在PL AXI-Stream FIFODF
最新发布
02-27
为了实现这一目标，Zynq提供了Direct Memory Access (DMA)机制，它可以有效地在PS的DDR和PL的AXI-Stream FIFO之间传输数据，而无需CPU的干预。本文将深入探讨如何配置和使用Zynq的DMA机制，以及如何结合AXI-Stream ...
video timing controller和AXI4-stream to video out IP核生成视频协议数据
03-23
在实际应用中，VTC和AXI4-Stream to Video Out IP核协同工作，VTC提供准确的时序信号，而AXI4-Stream IP核则负责将这些时序应用到实际的视频数据流上，最终形成符合标准的视频输出。这种组合允许设计者灵活地构建...
ZYNQ基础---AXI DMA使用
热门推荐
black_pigeon博客
12-14 1万+
前言   在ZYNQ中进行PL-PS数据交互的时候，经常会使用到DMA，其实在前面的ZYNQ学习当中，也有学习过DMA的使用，那就是通过使用自定义的IP，完成HP接口向内存写入和读取数据的方式。同样Xilinx官方也提供有一些DMA的IP，通过调用API函数能够更加灵活地使用DMA。 ...
AXI协议(六) Axi-Stream接入实例及小总结
今日你学左米啊
08-28 6749
AXI协议(六) Axi-Stream接入实例及小总结 在这节中，你将可能看到： 一个普通的摄像头接口介绍 摄像头数据转AXI-Stream的接入实例 关于AXI4协议暂时性的总结 文章目录AXI协议(六) Axi-Stream接入实例及小总结文前声明普通摄像头的硬件模块基本思路和问题实现思路问题解决思路代码解析像素格式对齐将同步位和像素数据转成axis的"初步格式"加入异步fifo加点魔法AXI4简要总结小结 文前声明 本文所举例来自黑金的ov5640摄像头驱动代码，开发板是zynq系列的，本文仅
AXI-DMA 连接pl与ps时，丢数
swang_shan的博客
05-11 838
PL给ps侧传输数据时，出现丢数的现象，现象如下图：一般刚开始不久后丢一部分数，后续数据正常。 经过多日排查，发现此问题是在block design中将dma-ip-core的tready信号拉到ila中观测导致的，将此信号的external pin删除，信号传输正常，无问题。 ...
利用AXI-stream总线实现PS-PL端数据传输（float类型）
qq_37719487的博客
03-14 2552
float类型数据传输HLSVivadoSDK 前面我们利用AXI-stream总线实现整数类型的数据传输，本文我们将利用AXI-stream传输浮点类型，涉及到一个数据转换过程。 HLS 首先，我们明确，如果想要利用AXI-stream总线进行数据传输，在HLS中接口就只能用ap_axis，ap_axiu类型的结构体定义，对应的数据类型是ap_uint<32>，也就是说数据传输统一被封装为ap_uint<32>数据类型。如果想要传输其它类型数据，就需要利用union实现转换。下面例
【ZYNQ】从入门到秃头11 DAC FIFO实验（AXI-stream FIFO IP核配置）
“逛丢一只鞋”的博客
03-27 6596
文章目录实验任务例化模块CLKAXI-Stream-Data FIFODDS 实验任务 DAC FIFO实验 基于“DDS IP 数字波形合成DAC ” “ ADDA测试” 实验方案 用MMCM 把 合成出100MHz的时钟，让DDS工作在100MHz时钟 让DAC和DAC的接口电路工作在50MHz，此时DAC的采样率为50MHz 在DDS和DAC接口电路之间，放置一个带独立时钟的AXI-Stream-Data FIFO，FIFO两端的时钟分别为DDS的工作时钟100MHz和DAC的工作时钟50MHz 生成
FPGA项目开发之AXI Stream FIFO IP
OpenFPGA的博客
11-04 3193
FPGA项目开发之AXI Stream FIFO IPXilinx Vivado中提供了AXI FIFO和AXI virtual FIFO类似IP，这篇文章主要通过实例来讲解这两个IP的使用方法。AXI Virtual FIFO ControllerFIFO 是我们设计中常用的工具，因为它们使我们能够在进行信号和图像处理时缓冲数据。我们还使用异步FIFO来处理数据总线的时钟域交叉问题。FIFO 的...
【JokerのZYNQ7020】AXI_DMA_PL_PS。
Joker_是小王的博客
03-04 3154
软件环境：vivado 2017.4 硬件平台：XC7Z020 这篇跟上一篇AXI_DMA_LOOP大体框架差不多，差别主要是体现在这次PS接收端的数据不是自己预先发送的，而是在PL端产生，然后通过AXI4_Stream送过来的。所以主要还是想说一下PL端AXI4_Stream数据产生及握手的整个过程。 AXI4_Stream与AXI4_FULL、AXI4_LITE最大的不同是...
DMA IP PS侧c / python代码笔记
quhai1340的博客
12-12 1434
DMA IP PS 实现DMA传输的三要素： TX_BUFFE&RX_BUFFER TX&RX channel TX&RX interrupts 一： Vivado SDK 上的c语言 对DMA ip核的调用其main（）主要可以分为如下结构 main() DMA_Intr_Init() //初始化DMA XAXIDma_Lookup Config() //...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值