目录
一、概述
此文将介绍有一个最基本的DMA的环路测试:
● PS 端 ARM 将数据发送给 DDR。
● PS 控制 DMA,使 DMA 通过数据通道读取 DDR 中的数据;DMA 将读取到的数据传给 FIFO。
● FIFO 将数据传输给 DMA;PS 控制 DMA,使 DMA 通过数据通道将数据写入 DDR 中。
● 传输校验,对比接收数据与发送数据是否一致。
二、BD工程搭建
新建工程vivado工程,create BD,加入ZYNQ... AXI DMA,AXI4_Stream Data FIFO、concat.如下图所示:
1.ZYNQ7 Processing System配置
并对ZYNQ模块作如下配置(关于一些cpu、DDR3时钟这里不多做表述):
勾选FCLK_CLK0,配置为100,这是PS端产生送给PL端的。
勾选 S AXI HP0 interface(HP端口专门用来访问DDR3与flash等的,GP端口一般用作来访问外设地址)。
勾选PL-PS的中断,下面四个是快速中断。点击ok
2.DMA配置
</