03-SDRAM：写操作（突发）

已于 2022-07-30 20:45:09 修改
阅读量1k 收藏 1
点赞数 1
分类专栏： # ▶SDRAM 文章标签： fpga开发
于 2022-07-30 16:07:57 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_46830519/article/details/126073637
版权

SDRAM 数据写操作（页突发）

  1. state:
  2. cnt_cmd: 指令执行时长
  3. cnt_cmd_reset:上一个计数器的清零信号 （依赖计满信号：trp_end、trfc_end、tmrd_end）
  4. trcd_end、twrite_end、trp_end: 自家延时结束的信号（依赖 状态）
  5. wr_ack: 写数据期间的状态，整个过程都拉高
  6. wr_end: 状态终止
  7. wr_sdram_en:

设计文件

// SDRAM 数据写操作（页突发）
// 1. state:		
// 2. cnt_cmd:		指令执行时长
// 3. cnt_cmd_reset:上一个计数器的清零信号			 （依赖计满信号：trp_end、trfc_end、tmrd_end）
// 4. trcd_end、twrite_end、trp_end: 自家延时结束的信号（依赖 状态）
// 5. wr_ack:		写数据期间的状态，整个过程都拉高
// 6. wr_end:		状态终止
// 7. wr_sdram_en:	

module sdram_write(
	input 				    clk,
	input 				    rst_n,
	input 				    init_end,
	input 	   	  			wr_en,
	input 		[23:0]		wr_addr,
	input 		[15:0]		wr_data,
	input 		[9:0]		wr_burst_len,
	
	output wire 			wr_ack,
	output wire 			wr_end,
	output reg 	[3:0] 		write_cmd,
	output reg 	[1:0] 		write_bank,
	output reg 	[12:0] 		write_addr,
	output reg 				wr_sdram_en, 
	output wire [15:0] 		wr_sdram_data
);

//==========================================parameter===========================================================
//状态机
localparam	WR_IDLE = 3'b000,				//写操作初始状态
			WR_ACT  = 3'b001,				//行激活状态
			WR_TRCD = 3'b011,				//行激活等待状态
			WR_WR 	= 3'b010,				//写操作状态
			WR_DATA = 3'b100,				//突发写操作状态，突发写入多个数据，直到突发终止
			WR_PRE 	= 3'b101,             	//预充电状态
			WR_TRP 	= 3'b111,             	//预充电状态等待状态
			WR_END 	= 3'b110;             	//结束状态
			
//等待时间参数定义	
localparam	TRP  = 3'd2	,					//预充电等待周期
			TRCD = 3'd2	;					//激活等待周期
			
//命令指令参数				
localparam 	NOP		  	= 4'b0111 ,			//空操作指令
			PRECHARGE 	= 4'b0010 ,			//预充电指令
			ACTIVE    	= 4'b0011 ,			//激活指令
			WRITE     	= 4'b0100 ,			//写指令
			BURST_STOP  = 4'b0110 ;			//突发终止指令
// 突发长度——从外部传入
//parameter MAX_WR = 4'd10;
//==========================================reg=================================================================			
reg [7:0]   state;
reg [7:0]   next_state;
reg [9:0]   cnt_cmd;//2、9

//==========================================wire=================================================================

wire trcd_end;
wire twrite_end;
wire trp_end;
wire cnt_cmd_reset;
//==========================================assign=================================================================

assign trcd_end   	 = ((state == WR_TRCD)  && (cnt_cmd == TRCD    -1))?1'd1:1'd0;
assign twrite_end 	 = ((state == WR_DATA) && (cnt_cmd == wr_burst_len -1))?1'd1:1'd0;
assign trp_end    	 = ((state == WR_TRP)  && (cnt_cmd == TRP   -1))?1'd1:1'd0;
assign cnt_cmd_reset = ((state == WR_IDLE)||(state == WR_WR) || (state == WR_END) || trcd_end || twrite_end || trp_end)?1'd1:1'd0;
assign wr_ack		 = ((state == WR_WR)  || (state == WR_DATA) && (cnt_cmd <= wr_burst_len -2'd2))?1'd1:1'd0;//在数据低8位末拉低，计数器要在一个完整时钟周期才有效，因此这里是在低8位
assign wr_end		 = ((state == WR_END)) ? 1'd1 : 1'd0;
assign wr_sdram_data = (wr_sdram_en) ? wr_data : 16'd0;
//==========================================always=================================================================

always@(posedge clk or negedge rst_n)begin
	if(!rst_n )begin
		wr_sdram_en <= 1'd0;
	end
	else 
		wr_sdram_en <= wr_ack;
end

always@(posedge clk or negedge rst_n)begin
	if(!rst_n )begin
		cnt_cmd <= 10'd0;
	end
	else if(cnt_cmd_reset)begin
		cnt_cmd <= 10'd0;
	end
	else
		cnt_cmd <= cnt_cmd + 10'd1;
end


//==========================================状态机=================================================================

// 第一段
always@(posedge clk or negedge rst_n)begin
	if(!rst_n )begin
		state <= WR_IDLE;
	end
	else 
		state <= next_state;
end
//第二段
always@(*)begin
	case(state)
		WR_IDLE:
			if(init_end && wr_en)
				next_state = WR_ACT;
			else 
				next_state = WR_IDLE;
		WR_ACT :next_state = WR_TRCD;
		WR_TRCD :
			if(trcd_end)
				next_state = WR_WR;
			else
				next_state = WR_TRCD;
		WR_WR  :next_state = WR_DATA;
	    WR_DATA:
			if(twrite_end)
				next_state = WR_PRE;
			else
				next_state = WR_DATA;
	    WR_PRE :next_state = WR_TRP;
		WR_TRP :
			if(trp_end)
				next_state = WR_END;
			else
				next_state = WR_TRP;
		WR_END: next_state = WR_IDLE;
	default:	next_state = WR_IDLE;
	endcase
end

// 第三段
	always@(posedge clk or negedge rst_n)begin
		if(!rst_n )begin
			write_cmd	 <= NOP;
			write_bank	 <= 2'b11;
			write_addr	 <= 13'h1fff;
			
		end
		else 
			case(state)
				WR_IDLE : begin
					write_cmd	 <= NOP;
					write_bank	 <= 2'b11;
					write_addr	 <= 13'h1fff;
				end
				WR_ACT  : begin
					write_cmd	 <= ACTIVE;
					write_bank	 <= wr_addr[23:22];//wr_addr有3个地址，bank+13位行地址+9位列地址
					write_addr	 <= wr_addr[21:9];
				end
				WR_TRCD : begin
					write_cmd	 <= NOP;
					write_bank	 <= 2'b11;
					write_addr	 <= 13'h1fff;
				end
				WR_WR   : begin
					write_cmd	 <= WRITE;
					write_bank	 <= wr_addr[23:22];//wr_addr有3个地址，bank+13位行地址+9位列地址
					write_addr	 <= {{4{1'b0}},wr_addr[8:0]};
				end
				WR_DATA : begin
					write_bank	 <= 2'b11;
					write_addr	 <= 13'h1fff;
					if(twrite_end)
						write_cmd	 <= BURST_STOP;//写完数据，就停止，然后再预充电
					else
						write_cmd	 <= NOP;
				end
				WR_PRE  : begin
					write_cmd	 <= PRECHARGE;
					write_bank	 <= wr_addr[23:22];
					write_addr	 <= 13'h0400;//拉高A10,对所有bank预充电
				end
				WR_TRP:	begin
					write_cmd	 <= NOP;
					write_bank	 <= 2'b11;
					write_addr	 <= 13'h1fff;
				end
				WR_END: begin
					write_cmd	 <= NOP;
					write_bank	 <= 2'b11;
					write_addr	 <= 13'h1fff;
				end 
			default:begin
			write_cmd	 <= NOP;
			write_bank	 <= 2'b11;
			write_addr	 <= 13'h1fff;
			
		end
			endcase
	end
endmodule

测试文件


`timescale  1ns/1ns

// Author        : EmbedFire
// Create Date   : 2019/08/25
// Module Name   : tb_sdram_init
// Project Name  : uart_sdram
// Target Devices: Altera EP4CE10F17C8N
// Tool Versions : Quartus 13.0
// Description   : SDRAM初始化模块仿真
// 
// Revision      : V1.0
// Additional Comments:
// 
// 实验平台: 野火_征途Pro_FPGA开发板
// 公司    : http://www.embedfire.com
// 论坛    : http://www.firebbs.cn
// 淘宝    : https://fire-stm32.taobao.com


module  tb_sdram_write();

//********************************************************************//
//****************** Internal Signal and Defparam ********************//
//********************************************************************//

//wire define
//clk_gen
wire            clk_50m         ;   //PLL输出50M时钟
wire            clk_100m        ;   //PLL输出100M时钟
wire            clk_100m_shift  ;   //PLL输出100M时钟,相位偏移-30deg
wire            locked          ;   //PLL时钟锁定信号
wire            rst_n           ;   //复位信号,低有效
//sdram_init
wire    [3:0]   init_cmd        ;   //初始化阶段指令
wire    [1:0]   init_ba         ;   //初始化阶段L-Bank地址
wire    [12:0]  init_addr       ;   //初始化阶段地址总线
wire            init_end        ;   //初始化完成信号

// wire            auto_ref_req ;
// wire   [3:0]    auto_ref_cmd ;
// wire   [1:0]    auto_ref_bank;
// wire   [12:0]   auto_ref_addr;
// wire            auto_ref_end ;
//sdram
wire    [3:0]   sdram_cmd       ;   //SDRAM操作指令
wire    [1:0]   sdram_bank		;   //SDRAM L-Bank地址
wire    [12:0]  sdram_addr      ;   //SDRAM地址总线
wire    [15:0]  sdram_dq;
wire        wr_ack;
wire        wr_end;
wire        wr_sdram_en;
wire [3:0]  write_cmd;
wire [1:0]  write_bank;
wire [12:0] write_addr;
wire [15:0] wr_sdram_data;

//reg define
reg             clk_c1         ;   //系统时钟
reg             sys_rst_n       ;   //复位信号
// reg             auto_ref_en;

//defparam
//重定义仿真模型中的相关参数
defparam sdram_model_plus_inst.addr_bits = 13;          //地址位宽
defparam sdram_model_plus_inst.data_bits = 16;          //数据位宽
defparam sdram_model_plus_inst.col_bits  = 9;           //列地址位宽
defparam sdram_model_plus_inst.mem_sizes = 2*1024*1024; //L-Bank容量

//********************************************************************//
//**************************** Clk And Rst ***************************//
//********************************************************************//

//时钟、复位信号
initial
  begin
    clk_c1     =   1'b1  ;
    sys_rst_n   <=  1'b0  ;
    #200
    sys_rst_n   <=  1'b1  ;
  end

always  #10 clk_c1 = ~clk_c1;

//rst_n:复位信号
assign  rst_n = sys_rst_n & locked;



// //atref_en:自动刷新使能
// always@(posedge clk_100m or negedge rst_n)begin
//     if(rst_n == 1'b0)
//         auto_ref_en <=  1'b0;
//     else if((init_end == 1'b1) && (auto_ref_req == 1'b1))
//         auto_ref_en <=  1'b1;
//     else if(auto_ref_end == 1'b1)
//         auto_ref_en <=  1'b0;
// end 

reg wr_en;
//wr_en：写数据使能
always@(posedge clk_100m or negedge rst_n)
    if(rst_n == 1'b0)
        wr_en   <=  1'b0;
    else    if(wr_end == 1'b1)
        wr_en   <=  1'b0;
    else    if(init_end == 1'b1)
        wr_en   <=  1'b1;
    else
        wr_en   <=  wr_en;

reg [15:0] wr_data_in;
//wr_data_in:写数据
always@(posedge clk_100m or negedge rst_n)
    if(rst_n == 1'b0)
        wr_data_in  <=  16'd0;
    else    if(wr_data_in == 16'd10)
        wr_data_in  <=  16'd0;
    else    if(wr_ack == 1'b1)
        wr_data_in  <=  wr_data_in + 1'b1;
    else
        wr_data_in  <=  wr_data_in;

//sdram_cmd,sdram_ba,sdram_addr
assign  sdram_cmd  = (init_end == 1'b1) ? write_cmd  : init_cmd;
assign  sdram_bank = (init_end == 1'b1) ? write_bank : init_ba;
assign  sdram_addr = (init_end == 1'b1) ? write_addr : init_addr;
 
//wr_sdram_data
assign  sdram_dq = (wr_sdram_en == 1'b1) ? wr_sdram_data : 16'hz;
//********************************************************************//
//*************************** Instantiation **************************//
//********************************************************************//

//------------- clk_gen_inst -------------
clk_gen clk_gen_inst (
    .inclk0     (clk_c1        ),
    .areset     (~sys_rst_n     ),
    .c0         (clk_50m        ),
    .c1         (clk_100m       ),
    .c2         (clk_100m_shift ),

    .locked     (locked         )
);

//------------- sdram_init_inst -------------
sdram_initial  sdram_initial_inst(

    .clk        (clk_100m   ),
    .rst_n      (rst_n      ),

    .init_cmd   (init_cmd   ),
    .init_bank  (init_ba    ),
    .init_addr  (init_addr  ),
    .init_end   (init_end   )

);
// sdram_auto_ref  sdram_auto_ref_inst(

//     .clk          (clk_100m   ),
//     .rst_n        (rst_n      ),
//     .init_end     (init_end   ),
//     .auto_ref_en  (auto_ref_en),

//     .auto_ref_req   (auto_ref_req   ),
//     .auto_ref_cmd   (auto_ref_cmd   ),
//     .auto_ref_bank  (auto_ref_bank  ),
//     .auto_ref_addr  (auto_ref_addr  ),
//     .auto_ref_end   (auto_ref_end   )

// );



sdram_write sdram_write_inst(
	.clk(clk_100m),
	.rst_n(rst_n),
	.init_end(init_end),
	.wr_en(wr_en),
	.wr_addr(24'h000_000 ),
	.wr_data(wr_data_in),
	.wr_burst_len(10'd10 ),
	
	.wr_ack(wr_ack),
	.wr_end(wr_end),
	.write_cmd(write_cmd),
	.write_bank(write_bank),
	.write_addr(write_addr),
	.wr_sdram_en(wr_sdram_en), 
	.wr_sdram_data(wr_sdram_data)
);


//-------------sdram_model_plus_inst-------------
sdram_model_plus    sdram_model_plus_inst(
    .Dq     (sdram_dq        ),
    .Addr   (sdram_addr      ),
    .Ba     (sdram_bank     ),
    .Clk    (clk_100m_shift ),
    .Cke    (1'b1           ),
    .Cs_n   (sdram_cmd[3]    ),
    .Ras_n  (sdram_cmd[2]    ),
    .Cas_n  (sdram_cmd[1]    ),
    .We_n   (sdram_cmd[0]    ),
    .Dqm    (2'b0           ),
    .Debug  (1'b1           )

);


//------------------------------------------------
//--    状态机名称查看器
//------------------------------------------------
reg [79:0]	name_state_cur;				//每字符8位宽，这里取最多10个字符80位宽
 
always @(*) begin
    case(sdram_write_inst.state)
        3'b000:		name_state_cur = "WR_IDLE";
        3'b001:		name_state_cur = "WR_ACT ";
        3'b011:		name_state_cur = "WR_TRCD ";
        3'b010:		name_state_cur = "WR_WR  "; 
        3'b100:     name_state_cur = "WR_DATA  "; 
        3'b101:     name_state_cur = "WR_PRE  ";
		3'b110:		name_state_cur = "WR_END"; 
		3'b111:		name_state_cur = "WR_TRP "; 
        default:	name_state_cur = "WR_IDLE";
    endcase
end

endmodule

打印信息

在这里插入图片描述

崽崽今天要早睡
关注
  • 1
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
FPGA SDRAM 的突发读写
06-13
SDRAM 的突发读写控制 实现连续突发读写知道完成预设长度 手册上要求连续刷新两次 考虑到效率 改为刷新一次（完全可以实现刷新功能）包含初始化功能 tb文件
04-SDRAM：读操作（突发）
m0_46830519的博客
07-30 968
读操作（突发）
对SDRAM中“突发（Burst）” 的理解
hbcbgcx的博客
12-27 1万+
http://blog.sina.com.cn/s/blog_4a6ecb3e0100t7ho.html 在模式寄存器中需要设置SDRAM的突发长度、突发类型以及其它的一些设置。我们这里这种讲解“突发长度” 、“ 突发类型”。有这样的一张表格： 我现在有三个疑问： （1）突发的概念。 （2）1、2、4、8、全页代表什么。 （3）全页、保留有什么区别，即A3的作用。 那么，我们现在就开始探索一下这...
SDRAM突发读写代码（verilog）
05-06
sdram的驱动程序，工程带有测试功能，可以通过signal tap采样观察。
编写SDR SDRAM页突发模式控制器的注意点-上篇（原创）
weixin_30407613的博客
07-05 281
网上有很多的SDR SDRAM控制器的代码，但都是基于burst1/2/4/8模式下的，这种模式下传输高速的相机数据还是有点拮据的，所以花了几天把这些模式改造成了页突发模式。我的这个控制器模型是这样的： ...
SDRAM-Controller:SDRAM控制器
05-11
6. **突发传输**：SDRAM支持突发传输模式，即一次传输连续的多个字节。控制器管理这种传输方式，提高数据吞吐量。 **SDRAM控制器与HTML标签** 虽然SDRAM控制器是硬件组件，但这里提到的“HTML”标签可能是指在描述...
DDR－SDRAM的操作
11-14
DDR SDRAM的读操作如图所示。发出ACT指令后，只经过tRCD时间后发出所要进行的READ指令，这一流程是与同步DRAM相同的，是与CLK的上升沿同步进行的。从图中我们可知道，之后的数据传输是以2倍的速率进行的。  图 ...
de270-sdram-controller:用于Altera DE2-70板的SDRAM控制器
04-15
首先，控制器需要能够生成正确的SDRAM时序，这包括地址信号、读/写命令、行地址选通（RAS）、列地址选通（CAS）以及片选（CS）信号。这些时序必须严格遵循SDRAM的数据手册，因为任何微小的时序错误都可能导致数据...
基于DDR3-SDRAM 的高速视频传输系统
10-17
系统工作流程包括初始化、数据接收、存储、读取和输出等步骤，通过状态机控制DDR3-SDRAM的操作，确保遵循JEDEC的规定，如图4所示的状态机图描述了DDR3-SDRAM的不同工作状态及其转换规则。 在DDR3-SDRAM的突发模式下...
FPGA-SDRAM-read-and-write-examples.rar_FPGA SDRAM_FPGA读写SDRAM_SD
07-15
在写操作中，FPGA向SDRAM发送地址信号，然后将数据通过数据总线传输到指定的存储单元。在读操作中，先提供地址，然后SDRAM在指定位置读取数据，并将其返回到数据总线上，FPGA接收到这些数据。这个过程需要精确的时序...
SDRAM突发(burst-length)的概念 (1)
05-08
SDRAM突发(burst-length)的概念 (1)
编写SDR SDRAM页突发模式控制器的注意点-下篇（原创）
weixin_30457465的博客
07-06 140
这篇是对上一篇我博文的补充，http://www.cnblogs.com/slhuang10714/archive/2012/07/05/Ben.html。本来是没打算写这些的，但是后面逐渐发现点问题，所以决定再写一个下篇来补充说明一下。 图一 细心的网友会发现上篇末尾的打印是有点问题的，因为我的数据产生器产生的是1-200,1-200,1-200,1-200，1-200,1-...
SDRAM笔记
熠熠L的博客
08-07 3221
SRAM ：静态RAM，不用刷新，速度可以非常快，像CPU内部的cache，都是静态RAM，缺点是一个内存单元需要的晶体管数量多，因而价格昂贵，容量不大。DRAM：动态RAM，需要刷新，容量大。SDRAM：同步动态RAM，需要刷新，速度较快，容量大。DDR SDRAM：双通道同步动态RAM，需要刷新，速度快，容量大。........................
基于FPGA的图像采集之三 SDRAM控制器 （一）
u012938458的博客
05-13 612
sdram
FPGA实现SDRAM接口（5）--读操作
孤独的单刀
09-21 5194
通过本文您会学到：如何进行SDRAM的读操作。
FPGA实现SDRAM接口--汇总导航
孤独的单刀
12-04 1万+
《相信我，SDRAM真的不难》系列文章的汇总篇，提供导航。
SDRAM操作时序
最新发布
weixin_44733737的博客
12-01 249
SDRAM 在上电之后，执行正常操作之前需要被初始化，实际上就是SDRAM 内部逻辑控制单元进行初始化，初始化成功的 SDRAM 才可进行后续的其他操作。SDRAM 的初始化是芯片上电后必须进行的一项操作，只有进行了初始化操作的SDRAM 芯片才可被正常使用。结合 SDRAM 初始化时序图， 列出 SDRAM 初始化参考流程如下：(1) 对 SDRAM 上电，加载稳定时钟信号， CKE 设置为高电平；(2) 等待 T=100us 的时间，此过程中操作命令保持为空操作命令；
SDRAM 介绍
StephenZhou
08-24 9206
1、名词解释 SDRAM ：Synchronous Dynamic Random Access Memory，同步动态随机存储器。同步是指其时钟频率和CPU前端总线的系统时钟相同，也就是双方通信，有同步时钟；内部命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据的读写。 NOTES：这里需要强调一下：为了保证数据一直都在，SDRAM 需要不停的去刷新，刷新，刷新； 2、SDRAM 内部结构 这里以...
FPGA实现SDRAM接口（1）--SDRAM是什么？
热门推荐
孤独的单刀
09-28 3万+
通过本文您会学到：什么是SDRAM，它的特性是什么。
SDRAM基础：时序参数与突发长度解析
**四、SDRAM操作与时序** SDRAM的操作包括行地址选择（RAS）、列地址选择（CAS）和写使能（WE）等步骤，这些步骤与系统时钟紧密配合。时序参数如CL（CAS延迟）定义了从发出CAS命令到数据有效的时间间隔。更小的CL值...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值