电平触发的触发器

已于 2023-04-17 12:56:00 修改
阅读量6.3k 收藏 9
点赞数 3
分类专栏： 数字电路 文章标签： fpga开发 单片机 嵌入式硬件
于 2022-12-04 21:04:12 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_52555753/article/details/128176681
版权

目录

引言

电路分析

分析输入输出关系

时钟信号

同步SR触发器的工作原理

1.时钟信号等于0期间

2.时钟信号等于1期间

总结 

电平触发的D触发器（D锁存器）

引言

普通的SR锁存器没有任何抗干扰能力

我们要加控制信号，来抵抗干扰

电路分析

比如说我们不把信号直接加在门上，我们可以再加一级门电路，让这个输出和输入不在同一个门上，我们希望加入一个控制信号，来控制电路工作的时刻

对电路结构做这样的调整，我们认为有问题的地方，就可以来进行改进，这种结构称为电平触发的触发器

分析输入输出关系

在控制信号的电平控制下，分析输入输出关系

时钟信号

我们简单来说一下时钟信号

CLK 我们称之为时钟信号（Clock 信号），我们有时也可以称之为时钟脉冲信号

 时钟脉冲信号缩写为CP （Clock Pulse）

这个信号是一个周期性的方波信号

这个信号对于我们电路的工作来说非常重要

时序电路的时序靠时钟信号来控制，时序电路单单靠时钟信号就可以让他工作

清楚的看到，由高低电平构成

我们不单会考虑01，我们还会考虑触发点

从0到1，我们称之为上升沿，正边沿

从1到0，我们称之为下降沿，负边沿

每一种电路结构，时钟信号对他的控制是不一样的

同步SR触发器的工作原理

时钟信号的状态作为前提条件

分为两种情况

1.时钟信号等于0期间

对于与非门来说，处在保持不变状态

2.时钟信号等于1期间

SR的锁存器，时钟信号是控制信号，有SR两个输入端

不定的含义有两种: 1.突然变成低电平 2.时钟信号突然变成低电平，两个信号变化均能产生不定状态

电路的工作我们需要设置初始状态，所以我们往往做成集成电路的时候，我们要考虑这个实际当中的应用，我们会在输入端上增加两个控制端

 表明这里加了直接的置1端，可以方便的设置初始状态，以后我们再用触发器的时候用符号来表示逻辑功能

总结 

现在触发器里面还有不定状态的存在，如果要出现这样的问题，电路工作还是要受到影响

电平触发的D触发器（D锁存器）

引言引言
关注
  • 3
    点赞
  • 踩
  • 9
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
介绍数字电路中的三种触发器类型
01-20
数字时序电路中通常用到的触发器有三种：电平触发器、脉冲触发器和边沿触发器。今天给大家介绍一下这三种触发器，话不多说，直接入正题。 　　1. 电平触发器 　　 　　介绍数字电路中的三种触发器类型 　　如上图所示就是电平触发器的逻辑结构图和图形符号图，只有CLK为高电平的时候才能接受输入信号，并按照输入信号将触发器输出置成相应的输出。它是由一个SR触发器和两个与非门组成，又称为同步SR触发器。 　 　　2. 脉冲触发器 　 　　如上图所示，脉冲触发器由两个同样的电平触发SR触发器组成，其中左边的SR触发器成为主触发器，右边的称为从触发器，这
单片机时钟clk
03-01
利用单片机产生自己需要的时钟频率，并且可以使用到各种芯片上去
half_clk.rar_clK1个时钟_clk时钟信号
09-24
输入一个时钟信号，输出时钟信号为输入时钟信号频率的二分之一
X－REL半导体公司双向电平转换器XTR50010和耐高温边沿触发D型触发器XTR54170
01-20
X-REL半导体公司，作为耐高温、高可靠性的半导体行业的创新领头羊，推出了两大针对数字应用的新产品，适用于要求极高的市场，如航空航天、工业、混合动力和电动汽车、运输、地热以及石油和天然气领域。     XTR50010 产品系列作用于带不同电源电压的数据域之间的双向数据通信。允许数据率高达30Mbps,运行温度超过+230 ° C。此产品系列根据数据信号方向是单个选择还是由组选择分成为两条产品线。在电平转换器组件两端的电源电压范围为2.5 V 至 5.5 V。传输方向控制引脚可以由任一电源供应域来控制。     对选择单个数据信号传输方向的设备，每个数据终端都可以输入或输出。传输方向根据哪
目录1.D触发器：2.D触发器功能表如下：3.功能表解析：4.同步D触发器解析：5.复位置数D触发器电路图：
06-09
目录 1.D触发器： 2.D触发器功能表如下： 3.功能表解析： 4.同步D触发器解析： 5.复位置数D触发器电路图：  6.上升沿触发的D触发器:​ 7.带复位置数的上升沿触发的D触发器： ​ 1.D触发器： 从封装中可以看出： CLK的三角形表示边沿触发，即该D触发器为上升沿触发 SET和RESET均为低电平有效 ​
text-align: right; 不生效_电子工程师不懂英文麻烦了，这几个常用原理图“英文缩写”记一下...
weixin_39772652的博客
12-08 437
EN：Enable，使能。使芯片能够工作。要用的时候，就打开EN脚，不用的时候就关闭。有些芯片是高电平使能，有些是低电平使能，要看元器件的数据手册才知道。CS：Chip Select，片选。芯片的选择。通常用于发数据的时候选择哪个芯片接收。例如一根SPI总线可以挂载多个设备，DDR总线上也会挂载多颗DDR内存芯片，此时就需要CS来控制把数据发给哪个设备，一般为低电平有效，也就是/CS表示。RST：...
不同类型时钟CLK信号波形的产生、与时钟频率的关系
Mr.翟的博客
07-26 1万+
文章目录一、周期性时钟（50%占空比）二、高低电平持续时间不同的时钟三、带初始延迟的时钟四、指定数目的时钟五、相移时钟六、倍频时钟 一、周期性时钟（50%占空比） 二、高低电平持续时间不同的时钟 三、带初始延迟的时钟 四、指定数目的时钟 五、相移时钟 六、倍频时钟 ...
同步写、读数据时序
DPJimmy的博客
05-25 3227
一、同步时序 　　在同步时序里面，最重要的两个信号分别是CLK和DQS。　 　　１、CLK简介：CLK是时钟信号，在用户端产生。在DDR（Double　Data　Rate）模式下，CLK信号的上升和下降沿都会有数据被触发（上下各１Bit数据），因此，在一个CLK周期内，会有2Bit数据被传输。其频率在0-最大频率之间变化。 　　2、DQS简介：Data Strobe的简写。DQS是用来区分出每个数据传输周期，便于接收方准确接收数据。在写数据时，DQS由用户产生，控制器会自己想办法做DQS 的Delay，使得
linux clk驱动框架
程序猿Ricky的日常干货
06-14 1万+
内核中提供了clk common framework子系统，用来完成对clock的统一管理。 我们将从如下几个方面来介绍clk子系统的内容：1. clk framework简介 2. clk framework的实现 3. clk和device tree 4. 如何添加自己的clock一、 clk framework简介 clk framework是内核中用来统一管理clock的子
linux关机命令
xu_lent的博客
09-29 467
应有趣的命令 linux关机命令–懂的自然懂 1 虚拟机关电源 2 输入 init 0命令 3 输入 telinit 0 4 输入 shutdown -t now 5 输入 halt 6 输入 poweroff
（matlab源程序代码）遗传算法工具箱\genetic\crtbp.m
04-26
（matlab源程序代码）遗传算法工具箱\genetic\crtbp.m遗传算法工具箱\genetic\crtbp.m
电平触发与边沿触发的概念；RS、JK、D触发器的符号及其逻辑功能；触发器的基本应用、逻辑功能之间的转换等。
07-29
是一个不错的技术文献 ，适合初学者对于电路知识的了解，用用就知道了。从以下几个方面： ...电平触发与边沿触发的概念；RS、JK、D触发器的符号及其逻辑功能；触发器的基本应用、逻辑功能之间的转换等。
解析触发器电路
10-22
触发器（trigger）是个特殊的存储过程，它的执行不是由程序调用，也不是手工启动，而是由事件来触发，比如当对一个表进行操作（ insert,delete, update）时就会激活它执行。触发器经常用于加强数据的完整性约束和...
对于有关串口通信的clk的解释
m0_66013988的博客
03-01 3197
clk是时钟(Clock)信号的意思。 1、时钟信号是指有固定周期并与运行无关的信号量。 2、时钟信号是时序逻辑的基础，它用于决定逻辑单元中的状态何时更新。 3、时钟边沿触发信号意味着所有的状态变化都发生在时钟边沿到来时刻。 4、在边沿触发机制中，只有上升沿或下降沿才是有效信号，才能控制逻辑单元状态量的改变。至于到底是上升沿还是下降沿作为有效触发信号，则取决于逻辑设计。 扩展资料： 时钟信号的影响条件： 同步是时钟控制系统中的主要制约条件，同步是指在有效信号沿发生时刻，希望写入单元的数据也
脉冲触发、JK触发介绍——数电5.3节
fcxgfdjy的博客
03-27 9539
脉冲触发脉冲触发JK触发器JK状态在时钟周期内不变JK状态在时钟周期内发生改变脉冲触发的动作特点 脉冲触发 在之前的电平触发结构中，存在以下问题： （1）结构简单，速度快。 （2）只要CP=1存在就可以翻转，所以容易造成空翻。 我们希望引入一种触发电路改善以上缺点。 下面讨论脉冲电路主要特点。 上述电路是脉冲触发SR 触发器的典型电路（ 以前也把这个电路称作主从SR触发器） 。FF1 和FF2 分别为主触发器和从触发器。 当CLK = 0 时， FF1保持原状态不变。（这里参见SR触发器） 在CLK
数字电路符号整理
热门推荐
胡图图
06-23 2万+
0 常见的数字电路符号 1、D触发器 这个就是D触发器的示意图。其中，clk为时钟，rst_n为复位，d为输入，q为输出。这个功能非常简单，复位有效的时候，这个q的值你可以认为是0。如果复位无效的时候，那么在时钟上升沿的时候，就把d的值给了q。就是这么简单，记住这个动作，先有时钟上升沿，再有把d的值给了q。这就意味着，时钟上升沿的时候q的值还是没变的。只有时钟上升沿之后，q的值才变化。这是一个很重要的概念，也就是说先有时钟上升沿才有q的变化。如果下一个时钟上升沿没有到来，那么q的值就保持不.
【数电基础】——触发器
沉淀物
03-01 9494
上升沿触发的D触发器！！！！
双 JK 触发器 74LS112 逻辑功能。真值表_D触发器示例
weixin_39548740的博客
11-21 1万+
一：最简D触发器D为信号 输入端，clk为时钟控制端，Q为信号输出端。这种触发器的逻辑功能是：不论触发器原来的状态如何，输入端的数据D（无论D=0，还是D=1）都将在时钟clk的上升沿被送入触发器，使得Q=D。其特征方程可描述为Qn+1=Dn。D触发器的真值表二：带复位端的D触发器在D触发器的实际使用过程中，有时候需要一个复位端（也称清零端）电路上电时，电路的逻辑处于不定状态，复位脉冲的到来将电路...
边沿触发 D 触发器相对于电平D触发器有何优势
最新发布
11-18
边沿触发D触发器相对于电平D触发器的优势在于，它可以在时钟信号的上升沿或下降沿发生状态变化，而不是在整个时钟周期内都处于稳定状态。这意味着边沿触发D触发器可以更快地响应输入信号的变化，并且可以更好地与其他时序逻辑电路配合使用，从而提高系统的性能和可靠性。此外，边沿触发D触发器还可以避免由于时钟抖动或噪声等因素引起的不稳定状态，从而提高系统的稳定性和抗干扰能力。 ```verilog module edge_triggered_D_flip_flop( input D, // 数据输入 input clk, // 时钟输入 input rst, // 复位输入 output reg Q // 数据输出 ); always @(posedge clk or negedge rst) begin if (rst == 0) begin Q <= 0; end else begin Q <= D; end end endmodule ```

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

引言引言

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值