忆阻阵列(Memristor Crossbar)总结

1 忆阻阵列的结构

        忆阻器作为一种体积小、功耗低的新型非易失性器件，通常以忆阻器交叉阵列的形式实现大规模集成。

1.1 1M结构

        如图中所示为 1M 结构的忆阻器交叉阵列，每行忆阻器之间通过字线（WordLine, WL）连接在一起，每列忆阻器之间通过位线（BitLine, BL）连在一起。

        当需要对某个忆阻器的电阻值进行读取操作时，只需要选中该忆阻器对应的字线和位线就能对其进行操作。但在实际的使用中该结构的忆阻器阵列会有漏电流的现象存在，这是因为在对个别忆阻器进行读取操作时，电流信号没有按照设定的路线传输，造成数据的误读问题。在更大的交叉阵列中，有可能存在多条漏电流路径，在使用该阵列时可能会造成大概率的误读情况。如下图所示：

1.2 1T1M结构

        1T1M 结构的忆阻器交叉阵列能够很好的解决漏电流问题。1T1M 结构是将晶体管与忆阻器串联形成的单元结构。由 1T1M 组成的交叉阵列如图 所示，阵列中每一列忆阻器的下端与晶体管漏极相连，忆阻器的上端通过阵列的位线连在一起，每一行的晶体管栅极连在一起作为字线，源极作为源线（SourceLine, SL）。当需要对该阵列中的某个忆阻器进行操作时，首先通过字线导通与该忆阻器相连的晶体管，然后在位线上输入操作电压，源线接地即可。 1T1M构成阵列中，通过晶体管对忆阻器进行选通，解决了漏电流带来的串扰问题， 1T1M结构在神经网络中的应用很有潜力，受到了研究者们的广泛关注。

        参考论文：1T1M结构论文

1.3 1D1M结构

        基本单位由忆阻器和二极管构成，技术仍不成熟

2 漏电流分析

        在电路分析层面上，漏电流问题是影响忆阻器大规模集成所面临的主要挑战之一。 1R忆阻器阵列通过对选中存储单元的字线和位线施加读电压或写电压，实现对忆阻器的读操作或写操作。在施加电压的过程中，电流除了会通过目标忆阻器的路径外，还会存在很多相互交错的潜在通路，从而引发漏电流效应。

        如下图所示，对M22进行操作时的漏电流效应：

        当综合考虑忆阻器阵列的制造工艺以及阵列密度方面的因素时，无源阵列的优势要大于有源阵列； 当考虑大规模集成中的串扰问题时，有源阵列则要明显优于无源阵列。